半导体行业最新 #EUV 相关新闻

➀ ASML正在开发混合键合机,从高端转向成本效益型解决方案。

➁ 挑战在于在成本约束下实现高精度,目标是达到竞争对手速度的两倍以上。

➂ ASML正在积极寻求亚洲的供应商来支持这一新项目。

EUVsemiconductorChiplet

➀ iCAR V27搭载地平线HSD和征程6P芯片,展示先进的自动驾驶能力;

➁ 采用真正的端到端架构,实现低延迟和类似人类的决策;

➂ iCAR V27在城市交通和乡村道路上实现了高自主性。

gamingNVIDIASK hynixDRAM3D ICGPUcpuAIAI PCHBMNPUSSDChipletEUVEMIBEDAHPCAMDDellLinux3nmLaptopRaspberry PiSwitchPCIeGDDR2nmsemiconductorTIArmmemorymonitorautomotivecybersecurityPrivacyMicrochipAsusInfineonAI ChipSoftwareGaNiosCooling

➀ ASICs(专用集成电路)在性能、功耗效率和外形因素方面提供了竞争优势,已成为创新公司的终极武器;

➁ 与现成处理器、FPGA 或 ASSP 不同,全定制或半定制 ASIC 可实现专门优化;

➂ imec 分析了 ASIC 的核心好处,并探讨了企业如何有效把握其潜力。

ChipletEDAEUV

➀ ASICs(专用集成电路)在性能、功耗效率和外形因素方面提供了竞争优势,已成为创新公司的终极武器;

➁ 与现成处理器、FPGA 或 ASSP 不同,全定制或半定制 ASIC 可实现专门优化;

➂ imec 分析了 ASIC 的核心好处,并探讨了企业如何有效把握其潜力。

ChipletEDAEUV

➀ 大日本印刷(DNP)和佳能宣布其最新的纳米印制光栅技术可实现10纳米线宽,满足1.4纳米工艺代级要求;

➁ 这种新的纳米印制技术可能有挑战EUV光刻在先进节点制造中的主导地位;

➂ 使用该NIL技术的生产设备据说即将准备好投入使用。

3nmEDAEUV

➀ 比利时Imec实验室使用EUV光刻技术在硅氮化物膜中制作了纳米孔,用于生物传感应用;

➁ 这些纳米孔可在液体中浸没以检测生物分子;

➂ 该研究在IEDM会议上发布,并首次由Electronics Weekly报道。

EUV

➀ 美国政府向Gelsinger支持的EUV光源初创公司xLight提供高达1.5亿美元的《芯片与科学法案》联邦激励资金;

➁ xLight计划开发基于粒子加速器的全新电子光源,用于先进光刻设备;

➂ 这是特朗普政府颁发的首个《芯片与科学法案》拨款。

EUVxLight

➀ 本研究首次将二次电子噪声与更新的光刻胶模糊模型(化学放大光刻胶用高斯模型、金属氧化物光刻胶用指数模型)结合,用于预测EUV光刻中的随机缺陷。

➁ 缺陷概率随尺寸增大呈指数下降,而靠近图形边缘的缺陷密度更高;光刻胶模糊会降低对比度,使像素缺陷概率趋近50%。

➂ 当光刻制程推进至20纳米以下节距时,电子噪声与分子级光刻胶特性超越光学参数成为主导因素,多重曝光技术势在必行。

EUV光刻胶随机缺陷

➀ 本研究首次将二次电子噪声与更新的光刻胶模糊模型(化学放大光刻胶用高斯模型、金属氧化物光刻胶用指数模型)结合,用于预测EUV光刻中的随机缺陷。

➁ 缺陷概率随尺寸增大呈指数下降,而靠近图形边缘的缺陷密度更高;光刻胶模糊会降低对比度,使像素缺陷概率趋近50%。

➂ 当光刻制程推进至20纳米以下节距时,电子噪声与分子级光刻胶特性超越光学参数成为主导因素,多重曝光技术势在必行。

EUV光刻胶随机缺陷

➀ 一家初创公司寻求政府资助,旨在通过多离子束晶圆图案化技术颠覆芯片行业,可能使现有晶圆厂淘汰并实现芯片生产的“民主化”;

➁ 该技术威胁西方通过ASML和台积电等投入巨资维持尖端芯片技术主导地位的地缘政治战略;

➂ 作者计划一边通过行业人脉压制该计划以谋取利益,一边私下投资该公司,并借机泄露“英国政府暗中支持”的假消息以助其融资,试图从中牟利。

EUVHPCsemiconductor

➀ Counterpoint Research 发布2025年第二季度全球半导体制造设备(WFE)厂商收入前五强排名;

➁ ASML 以87.2亿美元领跑,随后为应用材料(73.2亿美元)、泛林集团(51.7亿美元)、东京电子(38亿美元)及科磊(31.7亿美元);

➂ 该榜单凸显了头部企业在半导体制造技术与产业生态中的核心地位。

ASMLEUVsemiconductor

➀ 高数值孔径极紫外(High-NA EUV)光刻因光子吸收随机性和焦深不足,难以满足2nm节点的边缘粗糙度与分辨率要求;

➁ 10nm以下通孔连接必须采用多图案化工艺,源漏极接触层需最多4层掩膜,即使使用EUV也无法避免;

➂ 自对准式图案化技术结合交叉对角线网格布局,可将掩膜层数降至最低,以应对40nm中心距的物理极限。

2nmEUVMultipatterning

➀ 高数值孔径极紫外(High-NA EUV)光刻因光子吸收随机性和焦深不足,难以满足2nm节点的边缘粗糙度与分辨率要求;

➁ 10nm以下通孔连接必须采用多图案化工艺,源漏极接触层需最多4层掩膜,即使使用EUV也无法避免;

➂ 自对准式图案化技术结合交叉对角线网格布局,可将掩膜层数降至最低,以应对40nm中心距的物理极限。

EUVMultipatterning2nm

➀ 台积电已获得15家客户对其2nm N2工艺的订单,苹果公司预订了初期产能的一半;

➁ 英伟达计划向英国自动驾驶初创公司Wayve Technologies投资5亿美元,推动基于AI的自动驾驶技术;

➂ 比利时研究机构Imec在High-NA EUV光刻技术取得突破,实现20纳米间距结构,助力先进半导体制造

EUVNVIDIATSMC

➀ 英伟达对OpenAI的争议性投资引发猜测,认为AI公司可能通过相互注资抬高估值以维持市场热度;

➁ 比利时微电子中心(Imec)与ASML利用高数值孔径极紫外光刻技术,实现了20纳米间距线结构的单次曝光制备,并完成电性能测试;

➂ 初创公司Rendezvous Robotics获300万美元种子前融资,其TESSERAE模块化拼装技术计划通过群体机器人实现大型太空在轨建设。

AIEUVNVIDIA

➀ 台积电通过系统级优化将EUV光刻机晶圆产量提升30倍,同时降低工具能耗24%;

➁ 自主研发的EUV防护膜寿命延长4倍、缺陷减少80倍,计划改造200mm晶圆厂实现自产;

➂ 改进光罩精度、平面化技术与节能策略,巩固公司在先进制程的领先地位。

ASMLEUVTSMC