作者页面描述
9月7日
TSMC’s 2024 Sustainability Report: Pioneering a Greener Semiconductor Future
台积电2024年永续报告书：开创更绿色半导体未来➀ 台积电发布《2024年永续报告书》，承诺2050年实现净零排放，2024年节电1,042亿度（相当于减排4,400万吨二氧化碳）；
➁ 环保举措包含2030年可再生能源使用率达60%、水管理计划及针对供应链第三类碳排放的减碳补贴方案；
➂ 社会贡献方面推动职场平等（女性员工占40%）、累计投入24.41亿新台币社会公益，并创下2.95万亿营收（69%来自7纳米以下先进制程）。
Intel’s Commitment to Corporate Responsibility: Driving Innovation and Sustainability
英特尔的企業責任承諾：推動創新與可持續發展➀ 英特爾發布2024-25年度企業責任報告，新任CEO Lip-Bu Tan提出全新戰略規劃，整合透明度、道德規範與人權保障，並與聯合國永續發展目標對接。
➁ 環境永續方面取得突破：全球98%電力來自再生能源，碳排放量較2019年降低24%，2040年實現淨零排放目標；通過水資源管理及循環經濟節約105億加侖用水。
➂ 技術應用聚焦社會效益：AI技能培訓覆蓋29國800萬人，資助42國465個創新項目，客戶端產品能效提升4倍，建立AI倫理治理框架以降低算法偏見風險。
9月5日
TSMC 2025 Update: Riding the AI Wave Amid Global Expansion
台积电2025年更新：全球扩张中乘AI浪潮而上➀ 台积电在2nm/3nm先进制程市占率超90%，2025上半年营收达605亿美元；
➁ 2nm芯片预计2025年Q4量产，良率优于预期；
➂ 全球化布局加速，美国亚利桑那厂上半年转亏为盈，台湾新法规确保先进制程领先优势
TSMC 2025 Update: Riding the AI Wave Amid Global Expansion
台积电2025年更新：全球扩张中乘AI浪潮而上➀ 台积电在2nm/3nm先进制程市占率超90%，2025上半年营收达605亿美元；
➁ 2nm芯片预计2025年Q4量产，良率优于预期；
➂ 全球化布局加速，美国亚利桑那厂上半年转亏为盈，台湾新法规确保先进制程领先优势
9月2日
Beyond Traditional OOO: A Time-Based, Slice-Based Approach to High-Performance RISC-V CPUs
超越传统乱序执行：高性能RISC-V CPU的时间与模块化协同架构➀ 高性能CPU设计正从传统乱序执行（OOO）架构转向基于时间的OOO架构，通过RISC-V开放生态解决功耗与扩展性瓶颈；
➁ Condor Computing的Cuzco处理器采用模块化设计与时间资源矩阵（TRM），通过预测性调度实现动态能效调节，适用于数据中心、移动设备及车载场景；
➂ 该架构在性能/功耗比、验证效率及指令集扩展性上具备优势，为RISC-V在AI、网络加速等领域挑战x86/ARM奠定基础。
9月1日
Orchestrating IC verification: Harmonize complexity for faster time-to-market
协调IC验证：通过复杂性整合加速产品上市➀ 现代集成电路验证的复杂性需通过类似管弦乐指挥的协同化管理系统，实现对多工具、多团队任务的高效整合；
➁ 碎片化验证流程导致人工错误和资源浪费，验证编排系统通过自动化流程、智能资源调度和全局监控大幅提升效率；
➂ 以西门子Calibre MJS为例，其单次版图输出多任务处理、许可优化等特性，可缩短30%-50%运行时间并加速设计迭代。
Beyond Traditional OOO: A Time-Based, Slice-Based Approach to High-Performance RISC-V CPUs
超越传统乱序执行：高性能RISC-V CPU的时间与模块化协同架构➀ 高性能CPU设计正从传统乱序执行（OOO）架构转向基于时间的OOO架构，通过RISC-V开放生态解决功耗与扩展性瓶颈；
➁ Condor Computing的Cuzco处理器采用模块化设计与时间资源矩阵（TRM），通过预测性调度实现动态能效调节，适用于数据中心、移动设备及车载场景；
➂ 该架构在性能/功耗比、验证效率及指令集扩展性上具备优势，为RISC-V在AI、网络加速等领域挑战x86/ARM奠定基础。
Orchestrating IC verification: Harmonize complexity for faster time-to-market
协调IC验证：通过复杂性整合加速产品上市➀ 现代集成电路验证的复杂性需通过类似管弦乐指挥的协同化管理系统，实现对多工具、多团队任务的高效整合；
➁ 碎片化验证流程导致人工错误和资源浪费，验证编排系统通过自动化流程、智能资源调度和全局监控大幅提升效率；
➂ 以西门子Calibre MJS为例，其单次版图输出多任务处理、许可优化等特性，可缩短30%-50%运行时间并加速设计迭代。
Basilisk at Hot Chips 2025 Presented Ominous Challenge to IP/EDA Status Quo
Basilisk亮相Hot Chips 2025，开源芯片设计对IP/EDA行业的颠覆性挑战➀ Basilisk是一颗采用全开源EDA工具链开发的RISC-V SoC，基于德国IHP 130nm BiCMOS工艺流片，可完整运行Linux系统；
➁ 此项目颠覆传统IP/EDA商业模式，美国半导体巨头因利润依赖而创新停滞，中欧则加速发展自主可控芯片技术；
➂ 开源工具Yosys和OpenROAD实现从RTL到GDSII全流程，芯片在0.88V-1.64V电压范围展现能效优化，为下一代22nm FD-SOI设计奠定基础
8月31日
CEO Interview with Nir Minerbi of Classiq
Classiq公司CEO Nir Minerbi专访➀ Classiq是一家专注于量子算法自动化设计的软件公司，用户无需手动编写底层量子门即可生成优化算法；
➁ 公司聚焦金融、制药、汽车和航空航天领域，解决投资组合优化、药物分子模拟等关键问题；
➂ 通过自研的Qmod建模语言和专利合成引擎，Classiq实现高达97%的量子线路压缩率，并兼容多种硬件平台。
Basilisk at Hot Chips 2025 Presented Ominous Challenge to IP/EDA Status Quo
Basilisk亮相Hot Chips 2025，开源芯片设计对IP/EDA行业的颠覆性挑战➀ Basilisk是一颗采用全开源EDA工具链开发的RISC-V SoC，基于德国IHP 130nm BiCMOS工艺流片，可完整运行Linux系统；
➁ 此项目颠覆传统IP/EDA商业模式，美国半导体巨头因利润依赖而创新停滞，中欧则加速发展自主可控芯片技术；
➂ 开源工具Yosys和OpenROAD实现从RTL到GDSII全流程，芯片在0.88V-1.64V电压范围展现能效优化，为下一代22nm FD-SOI设计奠定基础
CEO Interview with Nir Minerbi of Classiq
Classiq公司CEO Nir Minerbi专访➀ Classiq是一家专注于量子算法自动化设计的软件公司，用户无需手动编写底层量子门即可生成优化算法；
➁ 公司聚焦金融、制药、汽车和航空航天领域，解决投资组合优化、药物分子模拟等关键问题；
➂ 通过自研的Qmod建模语言和专利合成引擎，Classiq实现高达97%的量子线路压缩率，并兼容多种硬件平台。
8月29日
GlobalFoundries 2025 Update GTS25
格芯（GlobalFoundries）2025年GTS25技术进展更新➀ 格芯（GlobalFoundries）作为全球领先的半导体代工厂，专注于汽车、物联网和自主系统领域，采用FD-SOI、FinFET等成熟技术。
➁ 公司2025年Q2营收达16.88亿美元，达成多项战略合作（如大陆集团）并收购MIPS Technologies，扩展RISC-V处理器IP以支持AI应用。
➂ 尽管面临供应链和地缘政治挑战，格芯通过绿色制造和区域化策略（如“中国本土化”）巩固了其全球第三大代工企业的地位。
GlobalFoundries 2025 Update GTS25
格芯（GlobalFoundries）2025年GTS25技术进展更新➀ 格芯（GlobalFoundries）作为全球领先的半导体代工厂，专注于汽车、物联网和自主系统领域，采用FD-SOI、FinFET等成熟技术。
➁ 公司2025年Q2营收达16.88亿美元，达成多项战略合作（如大陆集团）并收购MIPS Technologies，扩展RISC-V处理器IP以支持AI应用。
➂ 尽管面临供应链和地缘政治挑战，格芯通过绿色制造和区域化策略（如“中国本土化”）巩固了其全球第三大代工企业的地位。
Perforce and Siemens at #62DAC
Perforce与西门子亮相第62届设计自动化大会（#62DAC）➀ 西门子与Perforce在第62届DAC大会上展示了双方在IP生命周期管理（IPLM）与半导体工具集成上的合作，聚焦软件定义产品的系统级验证；
➁ 通过数字孪生技术与EDA工具的元数据互通，实现从需求到验证的全程可追溯性，这对汽车及功能安全系统至关重要；
➂ 利用AI工具与数据湖技术优化验证效率，并管理跨硬件-软件协同开发中的设计决策。
8月28日
Synopsys Enables AI Advances with UALink
新思科技通过UALink标准推动人工智能发展➀ 面向大语言模型的超大规模数据中心面临算力扩展和内存访问挑战，需处理万亿级参数；
➁ 新思科技联合AMD、Meta等超100家企业共同制定UALink开放标准，实现AI加速器间高速互连；
➂ 新思科技推出业界首个UALink IP解决方案，支持1024个加速器集群扩展和百万节点网络，优化带宽、延迟与内存共享能力。
Perforce and Siemens at #62DAC
Perforce与西门子亮相第62届设计自动化大会（#62DAC）➀ 西门子与Perforce在第62届DAC大会上展示了双方在IP生命周期管理（IPLM）与半导体工具集成上的合作，聚焦软件定义产品的系统级验证；
➁ 通过数字孪生技术与EDA工具的元数据互通，实现从需求到验证的全程可追溯性，这对汽车及功能安全系统至关重要；
➂ 利用AI工具与数据湖技术优化验证效率，并管理跨硬件-软件协同开发中的设计决策。
Synopsys Enables AI Advances with UALink
新思科技通过UALink标准推动人工智能发展➀ 面向大语言模型的超大规模数据中心面临算力扩展和内存访问挑战，需处理万亿级参数；
➁ 新思科技联合AMD、Meta等超100家企业共同制定UALink开放标准，实现AI加速器间高速互连；
➂ 新思科技推出业界首个UALink IP解决方案，支持1024个加速器集群扩展和百万节点网络，优化带宽、延迟与内存共享能力。
Perforce and Siemens: A Strategic Partnership for Digital Threads in EDA
Perforce与西门子：EDA领域数字主线的战略合作➀ 西门子与Perforce将数字孪生技术结合版本控制系统，优化半导体设计流程；
➁ 通过西门子的虚拟仿真与Perforce数据管理实现芯片全生命周期可追溯数字主线；
➂ 面向203年万亿级半导体市场，合作解决AI加速器与Chiplet架构带来的复杂设计挑战。
AI’s Transformative Role in Semiconductor Design and Sustainability
AI在半导体设计与可持续性中的变革性作用➀ AI通过自动化模拟/数字设计流程加速半导体研发，将模拟设计时间从数月缩短至数天；
➁ 意法半导体（ST）采用AI生态设计，优化芯片能耗并支持智能电网、太阳能农场等绿色技术；
➂ 提出联邦学习用于学术原型开发，在保护敏感芯片设计/IP数据的同时实现协作式AI模型训练。
Perforce and Siemens: A Strategic Partnership for Digital Threads in EDA
Perforce与西门子：EDA领域数字主线的战略合作➀ 西门子与Perforce将数字孪生技术结合版本控制系统，优化半导体设计流程；
➁ 通过西门子的虚拟仿真与Perforce数据管理实现芯片全生命周期可追溯数字主线；
➂ 面向203年万亿级半导体市场，合作解决AI加速器与Chiplet架构带来的复杂设计挑战。
AI’s Transformative Role in Semiconductor Design and Sustainability
AI在半导体设计与可持续性中的变革性作用➀ AI通过自动化模拟/数字设计流程加速半导体研发，将模拟设计时间从数月缩短至数天；
➁ 意法半导体（ST）采用AI生态设计，优化芯片能耗并支持智能电网、太阳能农场等绿色技术；
➂ 提出联邦学习用于学术原型开发，在保护敏感芯片设计/IP数据的同时实现协作式AI模型训练。
8月27日
Cocotb for Verification. Innovation in Verification
验证领域的Cocotb：验证方法创新对比研究➀ 研究对比了基于SystemVerilog的UVM与Python框架Cocotb在AES硬件验证中的表现，Cocotb代码覆盖率达89.55%略高于UVM的87.49%，但论文未明确解释UVM功能覆盖率仅47/64案例的异常结果；
➁ UVM仿真时间优势明显（1000纳秒 vs. Cocotb的10,000.5纳秒），但Cocotb凭借Python生态库和协程机制，在测试平台搭建效率、数据可视化及AI集成方面展现独特价值；
➂ 专家指出UVM依赖EDA工具链的深度优化（如NP完全约束求解），而Cocotb作为开源方案更适合早期RTL快速验证，两者形成互补而非替代关系。
Cocotb for Verification. Innovation in Verification
验证领域的Cocotb：验证方法创新对比研究➀ 研究对比了基于SystemVerilog的UVM与Python框架Cocotb在AES硬件验证中的表现，Cocotb代码覆盖率达89.55%略高于UVM的87.49%，但论文未明确解释UVM功能覆盖率仅47/64案例的异常结果；
➁ UVM仿真时间优势明显（1000纳秒 vs. Cocotb的10,000.5纳秒），但Cocotb凭借Python生态库和协程机制，在测试平台搭建效率、数据可视化及AI集成方面展现独特价值；
➂ 专家指出UVM依赖EDA工具链的深度优化（如NP完全约束求解），而Cocotb作为开源方案更适合早期RTL快速验证，两者形成互补而非替代关系。
8月26日
Intel’s Pearl Harbor Moment
英特尔的“珍珠港时刻”：傲慢与战略失误如何导致巨头衰落➀ 英特尔因垄断思维和轻视代工模式陷入自满，导致台积电和竞争对手在其制程技术上反超；
➁ 10nm/7nm制程延期、产品迭代断层、退出移动/GPU市场等战略失误严重削弱其技术领导地位；
➂ 尽管近期获美国政府支持并更换CEO，英特尔仍需通过创新与晶圆代工合作伙伴重建行业信任。
8月25日
A Big Step Forward to Limit AI Power Demand
AI芯片功耗控制的重大突破➀ 英伟达与楷登电子合作，通过先进仿真技术和动态功耗分析（DPA）解决AI芯片硅前功耗估算难题；
➁ 传统功耗分析方法对数十亿门级AI设计难以实现全面验证，需基于完整AI测试模型进行门级寄生参数建模；
➂ 楷登全新DPA应用在Palladium Z3平台实现每小时数十亿周期仿真，相比流片后实测功耗偏差仅3%，为AI芯片能效优化提供关键技术突破。
Intel’s Pearl Harbor Moment
英特尔的“珍珠港时刻”：傲慢与战略失误如何导致巨头衰落➀ 英特尔因垄断思维和轻视代工模式陷入自满，导致台积电和竞争对手在其制程技术上反超；
➁ 10nm/7nm制程延期、产品迭代断层、退出移动/GPU市场等战略失误严重削弱其技术领导地位；
➂ 尽管近期获美国政府支持并更换CEO，英特尔仍需通过创新与晶圆代工合作伙伴重建行业信任。
A Big Step Forward to Limit AI Power Demand
AI芯片功耗控制的重大突破➀ 英伟达与楷登电子合作，通过先进仿真技术和动态功耗分析（DPA）解决AI芯片硅前功耗估算难题；
➁ 传统功耗分析方法对数十亿门级AI设计难以实现全面验证，需基于完整AI测试模型进行门级寄生参数建模；
➂ 楷登全新DPA应用在Palladium Z3平台实现每小时数十亿周期仿真，相比流片后实测功耗偏差仅3%，为AI芯片能效优化提供关键技术突破。
Free and Open Chip Design Tools: Opportunities, Challenges, and Outlook
免费开源芯片设计工具：机遇、挑战与未来展望➀ 半导体设计因专有EDA工具垄断面临高门槛；
➁ 开源EDA工具与开放PDK通过降低成本在教育和商业领域推动创新；
➂ 尽管在安全性和可访问性上具有优势，先进制程支持与行业采用仍存挑战
8月24日
Chiplets: providing commercially valuable patent protection for modular products
Chiplet：为模块化产品提供具有商业价值的专利保护➀ 与单片SoC相比，Chiplet-based SoC具有更高的生产良率、设计灵活性和更简化的封装优势；
➁ 英国专利法下，由于Chiplet-based SoC由独立制造的模块组装而成，单个Chiplet可能不包含专利权利要求的所有特征，导致侵权认定困难；
➂ 建议将专利权利要求聚焦于单个Chiplet的设计，并寻求专业法律意见以应对技术发展带来的知识产权挑战。