Acceleration of Complex RISC-V Processor Verification Using Test Generation Integrated with Hardware Emulation
➀ 本文探讨了现代RISC-V处理器日益增加的复杂性所带来的验证挑战，这些处理器现在支持向量扩展、虚拟化以及多核架构。
➁ 文章重点介绍了新思科技（Synopsys）的解决方案，该方案将硬件仿真与智能测试生成技术相结合，显著加速了验证过程。
➂ 这种结合方法旨在确保复杂的处理器设计能够更高效地满足功能正确性和性能要求。
Acceleration of Complex RISC-V Processor Verification Using Test Generation Integrated with Hardware Emulation
➀ 本文探讨了现代RISC-V处理器日益增加的复杂性所带来的验证挑战，这些处理器现在支持向量扩展、虚拟化以及多核架构。
➁ 文章重点介绍了新思科技（Synopsys）的解决方案，该方案将硬件仿真与智能测试生成技术相结合，显著加速了验证过程。
➂ 这种结合方法旨在确保复杂的处理器设计能够更高效地满足功能正确性和性能要求。
CISCO ASIC Success with Synopsys SLM IPs
➀ 随着晶体管密度的持续攀升，思科在确保高性能网络ASIC的长期可靠性与一致性方面面临巨大挑战；
➁ 新思科技的签核级建模（SLM）IP通过提供早期、高度精确的物理及电气效应建模，有效解决了上述难题；
➂ 双方的合作建立了一套成功的methodology，显著降低了复杂半导体解决方案的设计风险并缩短了上市时间。
CISCO ASIC Success with Synopsys SLM IPs
➀ 随着晶体管密度的持续攀升，思科在确保高性能网络ASIC的长期可靠性与一致性方面面临巨大挑战；
➁ 新思科技的签核级建模（SLM）IP通过提供早期、高度精确的物理及电气效应建模，有效解决了上述难题；
➂ 双方的合作建立了一套成功的methodology，显著降低了复杂半导体解决方案的设计风险并缩短了上市时间。
The Rise, Fall, and Rebirth of In-Circuit Emulation: Real-World Case Studies (Part 2 of 2)
➀ Synopsys速度适配器通过真实硬件与仿真的结合，发现虚拟模型中无法检测的RTL缺陷，提升系统验证精度；
➁ 利用速度适配器进行物理层测试，将PHY编程与训练从数月缩短至数周，确保PCIe Gen5和UFS接口符合规范；
➂ 系统验证服务器（SVS）发现传统ICE遗漏的PCIe配置错误，避免数千万美元的芯片重新流片风险。
The Rise, Fall, and Rebirth of In-Circuit Emulation: Real-World Case Studies (Part 2 of 2)
➀ Synopsys速度适配器通过真实硬件与仿真的结合，发现虚拟模型中无法检测的RTL缺陷，提升系统验证精度；
➁ 利用速度适配器进行物理层测试，将PHY编程与训练从数月缩短至数周，确保PCIe Gen5和UFS接口符合规范；
➂ 系统验证服务器（SVS）发现传统ICE遗漏的PCIe配置错误，避免数千万美元的芯片重新流片风险。
Synopsys and TSMC Unite to Power the Future of AI and Multi-Die Innovation
➀ 新思科技与台积电加强合作，基于N2P/A16先进制程和AI驱动EDA工具，开发高性能低功耗的多芯片AI系统；
➁ 3DIC Compiler平台支持台积电SoIC-X 3D堆叠与CoWoS先进封装，已达成多个客户流片案例，设计周期缩短40%；
➂ 整合HBM4/PCIe7.0等IP与光子引擎技术，突破摩尔定律限制，为AI数据中心与自动驾驶提供能效解决方案。
Synopsys and TSMC Unite to Power the Future of AI and Multi-Die Innovation
➀ 新思科技与台积电加强合作，基于N2P/A16先进制程和AI驱动EDA工具，开发高性能低功耗的多芯片AI系统；
➁ 3DIC Compiler平台支持台积电SoIC-X 3D堆叠与CoWoS先进封装，已达成多个客户流片案例，设计周期缩短40%；
➂ 整合HBM4/PCIe7.0等IP与光子引擎技术，突破摩尔定律限制，为AI数据中心与自动驾驶提供能效解决方案。
AI Everywhere in the Chip Lifecycle: Synopsys at AI Infra Summit 2025
➀ 新思科技在AI基础架构峰会上展示了AI驱动的芯片全流程解决方案，覆盖能效设计、流程加速和验证需求；
➁ 通过AI电子设计自动化（EDA）工具实现高达40%的设计周期缩减，并采用机器学习合成和3D小芯片集成技术优化能耗；
➂ 硬件辅助验证平台（ZeBu、HAPS）满足数据中心芯片万亿次验证需求，获微软、英伟达等客户验证，并通过与Arm/云服务商合作构建生态体系。
AI Everywhere in the Chip Lifecycle: Synopsys at AI Infra Summit 2025
➀ 新思科技在AI基础架构峰会上展示了AI驱动的芯片全流程解决方案，覆盖能效设计、流程加速和验证需求；
➁ 通过AI电子设计自动化（EDA）工具实现高达40%的设计周期缩减，并采用机器学习合成和3D小芯片集成技术优化能耗；
➂ 硬件辅助验证平台（ZeBu、HAPS）满足数据中心芯片万亿次验证需求，获微软、英伟达等客户验证，并通过与Arm/云服务商合作构建生态体系。
Synopsys Collaborates with TSMC to Enable Advanced 2D and 3D Design Solutions
➀ 新思科技将Ansys工具套件认证用于台积电N3C/N3P/N2P/A16制程，为AI加速及HPC应用提供精准设计验证；
➁ 双方为台积电COUPE™平台开发AI驱动光子设计流程，使光耦合系统设计周期缩短50%；
➂ 联合开发的多物理场分析工具显著提升3DIC系统的热管理与信号完整性，推动5G/6G基础设施建设。
Synopsys Collaborates with TSMC to Enable Advanced 2D and 3D Design Solutions
➀ 新思科技将Ansys工具套件认证用于台积电N3C/N3P/N2P/A16制程，为AI加速及HPC应用提供精准设计验证；
➁ 双方为台积电COUPE™平台开发AI驱动光子设计流程，使光耦合系统设计周期缩短50%；
➂ 联合开发的多物理场分析工具显著提升3DIC系统的热管理与信号完整性，推动5G/6G基础设施建设。
The Impact of AI on Semiconductor Startups
➀ 人工智能通过云端EDA工具和自动化验证流程将芯片设计时间缩短40%，赋能初创企业与行业巨头竞争；
➁ 半导体行业面临2030年百万人才缺口的挑战，而云基础设施通过提供平等获取尖端设计资源成为创新民主化推手；
➂ 尽管AI带来变革，人类在架构创新中的核心地位不可替代，未来或实现将芯片开发周期压缩至数月的「芯片即服务」模式。
The Impact of AI on Semiconductor Startups
➀ 人工智能通过云端EDA工具和自动化验证流程将芯片设计时间缩短40%，赋能初创企业与行业巨头竞争；
➁ 半导体行业面临2030年百万人才缺口的挑战，而云基础设施通过提供平等获取尖端设计资源成为创新民主化推手；
➂ 尽管AI带来变革，人类在架构创新中的核心地位不可替代，未来或实现将芯片开发周期压缩至数月的「芯片即服务」模式。
Synopsys Announces Expanding AI Capabilities and EDA AI Leadership
➀ 新思科技推出Synopsys.ai Copilot，通过生成式AI解决半导体设计复杂度与人才缺口，文档检索效率提升30%，脚本生成速度加快20倍；
➁ 并购Ansys及与微软/NVIDIA合作强化多物理场仿真与云端算力，支持3D IC和SoC设计；
➂ 英特尔、AMD等早期用户验证35%效率提升，未来将推出3DSO.ai实现自主设计流程优化。
Synopsys Announces Expanding AI Capabilities and EDA AI Leadership
➀ 新思科技推出Synopsys.ai Copilot，通过生成式AI解决半导体设计复杂度与人才缺口，文档检索效率提升30%，脚本生成速度加快20倍；
➁ 并购Ansys及与微软/NVIDIA合作强化多物理场仿真与云端算力，支持3D IC和SoC设计；
➂ 英特尔、AMD等早期用户验证35%效率提升，未来将推出3DSO.ai实现自主设计流程优化。
Synopsys Enables AI Advances with UALink
➀ 面向大语言模型的超大规模数据中心面临算力扩展和内存访问挑战，需处理万亿级参数；
➁ 新思科技联合AMD、Meta等超100家企业共同制定UALink开放标准，实现AI加速器间高速互连；
➂ 新思科技推出业界首个UALink IP解决方案，支持1024个加速器集群扩展和百万节点网络，优化带宽、延迟与内存共享能力。
Synopsys Enables AI Advances with UALink
➀ 面向大语言模型的超大规模数据中心面临算力扩展和内存访问挑战，需处理万亿级参数；
➁ 新思科技联合AMD、Meta等超100家企业共同制定UALink开放标准，实现AI加速器间高速互连；
➂ 新思科技推出业界首个UALink IP解决方案，支持1024个加速器集群扩展和百万节点网络，优化带宽、延迟与内存共享能力。
448G: Ready or not, here it comes!
➀ 448G SerDes技术是突破1.6T以太网的关键，通过PAM4/PAM6等调制方案支撑AI/数据中心基础设施；
➁ OIF、IEEE等标准组织正协同制定规范，新思科技通过信道拓扑分析和DSP架构建模加速物理层开发；
➂ 核心技术挑战包括管理符号转换复杂度，以及平衡448G SerDes实现的功耗与性能。
448G: Ready or not, here it comes!
➀ 448G SerDes技术是突破1.6T以太网的关键，通过PAM4/PAM6等调制方案支撑AI/数据中心基础设施；
➁ OIF、IEEE等标准组织正协同制定规范，新思科技通过信道拓扑分析和DSP架构建模加速物理层开发；
➂ 核心技术挑战包括管理符号转换复杂度，以及平衡448G SerDes实现的功耗与性能。
