作者页面描述
1月5日
2026 Outlook with William Wang of ChipAgents.ai
ChipAgents.ai 的 William Wang 展望 2026① William Wang 是生成式人工智能和大语言模型（LLM）领域的世界级专家，现任 Alpha Design AI 首席执行官，并拥有在 Amazon AWS Bedrock 推出 Amazon Q 的丰富经验。
② 他担任 Mellichamp 讲席教授，在学术界和工业界之间架起了创新的桥梁。
③ 文章阐述了他对 2026 年人工智能与半导体设计交叉领域的展望。
2026 Outlook With Mahesh Tirupattur of Analog Bits
Analog Bits高管Mahesh Tirupattur谈2026年行业展望➀ Analog Bits首席执行官Mahesh Tirupattur阐述了公司在电源管理解决方案中的关键作用，特别是在AI需求激增和可持续发展挑战的背景下。
➁ 采访强调了高效且智能的电源管理在现代半导体设计中的重要性。
➂ Analog Bits在精密IP和时钟解决方案领域深耕超过22年，是行业的重要参与者。
Silicon Catalyst: Searching for the Next Great Start-up
Silicon Catalyst：寻找下一个伟大的初创公司➀ Silicon Catalyst 将自己定位为深度技术创新的独特发射台，专门针对半导体和硬件初创公司。
➁ 该组织通过为早期硬件公司提供专门的资源和支持，填补了风险投资领域的一个长期空白。
➂ 作为一个加速器，它正在积极寻找下一个伟大的初创公司来推动半导体行业的发展。
CEO Interview with Artem Golubev of testRigor
testRigor 首席执行官 Artem Golubev 专访➀ testRigor 创始人兼首席执行官 Artem Golubev 探讨了公司利用人工智能和自然语言测试彻底改变软件测试自动化的使命。
➁ 该公司旨在消除传统测试工具带来的巨大维护开销，同时提高测试覆盖率。
➂ testRigor 已帮助数百家公司改进了其软件测试流程。
1月4日
Silicon Catalyst: Searching for the Next Great Start-up
Silicon Catalyst：寻找下一个伟大的初创公司➀ Silicon Catalyst 将自己定位为深度技术创新的独特发射台，专门针对半导体和硬件初创公司。
➁ 该组织通过为早期硬件公司提供专门的资源和支持，填补了风险投资领域的一个长期空白。
➂ 作为一个加速器，它正在积极寻找下一个伟大的初创公司来推动半导体行业的发展。
CEO Interview with Artem Golubev of testRigor
testRigor 首席执行官 Artem Golubev 专访➀ testRigor 创始人兼首席执行官 Artem Golubev 探讨了公司利用人工智能和自然语言测试彻底改变软件测试自动化的使命。
➁ 该公司旨在消除传统测试工具带来的巨大维护开销，同时提高测试覆盖率。
➂ testRigor 已帮助数百家公司改进了其软件测试流程。
1月2日
Revolutionizing Hardware Design Debugging with Time Travel Technology
利用时间旅行技术革新硬件设计调试➀ 文章探讨了高层综合（HLS）和SystemC设计在调试方面的显著挑战，指出尽管广泛使用了C/C++结构，但硬件调试的工作流程仍落后于软件开发。
➁ 文章引入了一种“时间旅行调试”（Time Travel Debugging）方法，该方法能够捕获整个执行历史，允许工程师在信号状态中向前和向后回溯，从而大幅减少定位根本原因所需的时间。
➂ 最后，文本介绍了芯华章（X-Epic）对该技术的实施，强调了其可视化调试能力，能够帮助工程师更直观、高效地理解硬件设计中复杂的相互作用。
Revolutionizing Hardware Design Debugging with Time Travel Technology
利用时间旅行技术革新硬件设计调试➀ 文章探讨了高层综合（HLS）和SystemC设计在调试方面的显著挑战，指出尽管广泛使用了C/C++结构，但硬件调试的工作流程仍落后于软件开发。
➁ 文章引入了一种“时间旅行调试”（Time Travel Debugging）方法，该方法能够捕获整个执行历史，允许工程师在信号状态中向前和向后回溯，从而大幅减少定位根本原因所需的时间。
➂ 最后，文本介绍了芯华章（X-Epic）对该技术的实施，强调了其可视化调试能力，能够帮助工程师更直观、高效地理解硬件设计中复杂的相互作用。
Addressing Silent Data Corruption (SDC) with In-System Embedded Deterministic Testing
利用系统内嵌入式确定性测试解决静默数据损坏（SDC）问题➀ 静默数据损坏（SDC）是AI数据中心面临的关键问题，由硬件缺陷导致且难以被检测，进而引发计算错误；
➁ 博通（Broadcom）与西门子EDA在台积电OIP 2025活动上展示了一种联合解决方案，通过系统内嵌入式确定性测试来检测和定位故障；
➂ 该方法通过在操作系统环境中直接提供确定性测试能力，提升了高性能计算（HPC）的系统可靠性。
1月1日
TSMC’s 6th ESG AWARD Receives over 5,800 Proposals, Igniting Sustainability Passion
台积电第六届ESG奖收到逾5800份提案，点燃永续热情➀ 台积电成功举办第六届ESG奖，收到员工提交的超过5800份永续提案；
➁ 热烈的响应凸显了台积电内部深厚的永续文化和员工参与度；
➂ 该举措展示了台积电在半导体行业企业社会责任领域的持续领导力。
Addressing Silent Data Corruption (SDC) with In-System Embedded Deterministic Testing
利用系统内嵌入式确定性测试解决静默数据损坏（SDC）问题➀ 静默数据损坏（SDC）是AI数据中心面临的关键问题，由硬件缺陷导致且难以被检测，进而引发计算错误；
➁ 博通（Broadcom）与西门子EDA在台积电OIP 2025活动上展示了一种联合解决方案，通过系统内嵌入式确定性测试来检测和定位故障；
➂ 该方法通过在操作系统环境中直接提供确定性测试能力，提升了高性能计算（HPC）的系统可靠性。
TSMC’s 6th ESG AWARD Receives over 5,800 Proposals, Igniting Sustainability Passion
台积电第六届ESG奖收到逾5800份提案，点燃永续热情➀ 台积电成功举办第六届ESG奖，收到员工提交的超过5800份永续提案；
➁ 热烈的响应凸显了台积电内部深厚的永续文化和员工参与度；
➂ 该举措展示了台积电在半导体行业企业社会责任领域的持续领导力。
Tiling Support in SiFive’s AI/ML Software Stack for RISC-V Vector-Matrix Extension
SiFive在RISC-V向量矩阵扩展AI/ML软件栈中的平铺支持➀ SiFive的编译工程师Min Hsu在2025年北美RISC-V峰会上介绍了针对RISC-V向量矩阵扩展（VME）的平铺支持。
➁ VME旨在优化矩阵乘法，这是AI工作负载的基础。
➂ 此次演讲重点介绍了SiFive在增强其AI/ML软件栈以利用VME能力方面的努力。
12月31日
TSMC based 3D Chips: Socionext Achieves Two Successful Tape-Outs in Just Seven Months!
TSMC 基 3D 芯片：Socionext 仅用七个月便完成两次成功流片！➀ Socionext 在短短七个月内，成功完成了两次针对 AI 和 HPC 工作负载的复杂多芯片 3D-IC 设计流片。
➁ 这种快速迭代不仅彰显了台积电（TSMC）先进封装技术的成熟度，也体现了生态系统各方的紧密协作。
➂ 该成就进一步证明了Chiplet（芯粒）架构和异构集成在高性能计算领域的可行性与应用潜力。
Tiling Support in SiFive’s AI/ML Software Stack for RISC-V Vector-Matrix Extension
SiFive在RISC-V向量矩阵扩展AI/ML软件栈中的平铺支持➀ SiFive的编译工程师Min Hsu在2025年北美RISC-V峰会上介绍了针对RISC-V向量矩阵扩展（VME）的平铺支持。
➁ VME旨在优化矩阵乘法，这是AI工作负载的基础。
➂ 此次演讲重点介绍了SiFive在增强其AI/ML软件栈以利用VME能力方面的努力。
TSMC based 3D Chips: Socionext Achieves Two Successful Tape-Outs in Just Seven Months!
TSMC 基 3D 芯片：Socionext 仅用七个月便完成两次成功流片！➀ Socionext 在短短七个月内，成功完成了两次针对 AI 和 HPC 工作负载的复杂多芯片 3D-IC 设计流片。
➁ 这种快速迭代不仅彰显了台积电（TSMC）先进封装技术的成熟度，也体现了生态系统各方的紧密协作。
➂ 该成就进一步证明了Chiplet（芯粒）架构和异构集成在高性能计算领域的可行性与应用潜力。
RISC-V Extensions for AI: Enhancing Performance in Machine Learning
面向AI的RISC-V扩展：提升机器学习性能➀ SiFive的首席架构师John Simpson在2025年北美RISC-V峰会上发表了关于面向AI/ML的RISC-V扩展的演讲。
➁ 演讲强调了RISC-V的开放架构如何实现针对AI工作负载的定制化。
➂ 重点在于通过特定的架构扩展来提升机器学习应用的性能。
12月30日
Runtime Elaboration of UVM Verification Code
UVM验证代码的运行时精细化➀ 本文探讨了AMIQ EDA的技术能力，重点介绍了针对UVM验证代码的运行时精细化（Runtime Elaboration）功能。
➁ 文章对比了运行时精细化与编译时精细化的区别，指出运行时精细化允许在仿真过程中动态修改验证环境。
➂ 该功能无需重新编译即可即时修改约束、配置和测试场景，从而实现更灵活的测试场景覆盖和更高效的调试过程。
RISC-V Extensions for AI: Enhancing Performance in Machine Learning
面向AI的RISC-V扩展：提升机器学习性能➀ SiFive的首席架构师John Simpson在2025年北美RISC-V峰会上发表了关于面向AI/ML的RISC-V扩展的演讲。
➁ 演讲强调了RISC-V的开放架构如何实现针对AI工作负载的定制化。
➂ 重点在于通过特定的架构扩展来提升机器学习应用的性能。
Runtime Elaboration of UVM Verification Code
UVM验证代码的运行时精细化➀ 本文探讨了AMIQ EDA的技术能力，重点介绍了针对UVM验证代码的运行时精细化（Runtime Elaboration）功能。
➁ 文章对比了运行时精细化与编译时精细化的区别，指出运行时精细化允许在仿真过程中动态修改验证环境。
➂ 该功能无需重新编译即可即时修改约束、配置和测试场景，从而实现更灵活的测试场景覆盖和更高效的调试过程。
CISCO ASIC Success with Synopsys SLM IPs
思科携手新思科技：利用SLM IP在ASIC设计中取得显著成功➀ 随着晶体管密度的持续攀升，思科在确保高性能网络ASIC的长期可靠性与一致性方面面临巨大挑战；
➁ 新思科技的签核级建模（SLM）IP通过提供早期、高度精确的物理及电气效应建模，有效解决了上述难题；
➂ 双方的合作建立了一套成功的methodology，显著降低了复杂半导体解决方案的设计风险并缩短了上市时间。
RISC-V: Powering the Era of Intelligent General Computing
RISC-V：驱动智能通用计算时代➀ 晶心科技（Andes Technology）的苏泓萌断言，RISC-V 已准备好驱动新兴的智能通用计算领域；
➁ 该技术范式将人工智能和机器学习集成到日常计算设备中；
➂ 此番主题演讲是在 2025 年北美 RISC-V 峰会上发表的。
12月29日
Simulating Quantum Computers. Innovation in Verification
模拟量子计算机：验证领域的创新➀ 量子算法必须在经典计算机上进行模拟以验证其行为，但这与传统的逻辑仿真有很大不同；
➁ 倩景科技（Cadence）的 Paul Cunningham 与 Silicon Catalyst 的 Raúl Camposano 探讨了如何在验证领域进行创新以应对这些挑战；
➂ 本文介绍了 SemiWiki 上的一篇深度文章，探讨了量子模拟与电子设计自动化（EDA）的交叉领域。
CISCO ASIC Success with Synopsys SLM IPs
思科携手新思科技：利用SLM IP在ASIC设计中取得显著成功➀ 随着晶体管密度的持续攀升，思科在确保高性能网络ASIC的长期可靠性与一致性方面面临巨大挑战；
➁ 新思科技的签核级建模（SLM）IP通过提供早期、高度精确的物理及电气效应建模，有效解决了上述难题；
➂ 双方的合作建立了一套成功的methodology，显著降低了复杂半导体解决方案的设计风险并缩短了上市时间。
RISC-V: Powering the Era of Intelligent General Computing
RISC-V：驱动智能通用计算时代➀ 晶心科技（Andes Technology）的苏泓萌断言，RISC-V 已准备好驱动新兴的智能通用计算领域；
➁ 该技术范式将人工智能和机器学习集成到日常计算设备中；
➂ 此番主题演讲是在 2025 年北美 RISC-V 峰会上发表的。
Simulating Quantum Computers. Innovation in Verification
模拟量子计算机：验证领域的创新➀ 量子算法必须在经典计算机上进行模拟以验证其行为，但这与传统的逻辑仿真有很大不同；
➁ 倩景科技（Cadence）的 Paul Cunningham 与 Silicon Catalyst 的 Raúl Camposano 探讨了如何在验证领域进行创新以应对这些挑战；
➂ 本文介绍了 SemiWiki 上的一篇深度文章，探讨了量子模拟与电子设计自动化（EDA）的交叉领域。
Forwarded this email? Subscribe here for more Kirin 9030 Hints at SMIC’s Possible Paths Toward >300 MTr/mm2 Without EUV
麒麟9030暗示中芯国际可能无需EUV即可实现 >300 MTr/mm² 的路径➀ TechInsights对华为Mate 80 Pro Max搭载的麒麟9030芯片进行拆解分析，指出中芯国际“N+3”工艺的晶体管密度确实低于三星和台积电早期的5nm工艺，但其金属间距缩进非常激进；
➁ 尽管存在密度差距，但这种激进的缩进表明中芯国际正在利用多重曝光技术（如SADP/SAQP）来规避缺乏EUV光刻机的限制；
➂ 这些发现暗示，通过进一步的工艺优化，中芯国际有可能仅靠DUV光刻技术实现超过300 MTr/mm²的晶体管密度里程碑。
CEO Interview with Gopi Sirineni of Axiado
Axiado首席执行官Gopi Sirineni访谈➀ Gopi Sirineni 是一位硅谷资深人士，在半导体、软件和系统行业拥有超过25年的经验，具备建立高效率、高性价比组织及引领创新的卓越能力。
➁ 本次访谈重点关注 Axiado 在人工智能驱动的网络安全领域的核心技术与解决方案。
➂ 探讨了公司在当前快速变化的网络安全市场中的战略布局与技术优势。
12月28日
Forwarded this email? Subscribe here for more Kirin 9030 Hints at SMIC’s Possible Paths Toward >300 MTr/mm2 Without EUV
麒麟9030暗示中芯国际可能无需EUV即可实现 >300 MTr/mm² 的路径➀ TechInsights对华为Mate 80 Pro Max搭载的麒麟9030芯片进行拆解分析，指出中芯国际“N+3”工艺的晶体管密度确实低于三星和台积电早期的5nm工艺，但其金属间距缩进非常激进；
➁ 尽管存在密度差距，但这种激进的缩进表明中芯国际正在利用多重曝光技术（如SADP/SAQP）来规避缺乏EUV光刻机的限制；
➂ 这些发现暗示，通过进一步的工艺优化，中芯国际有可能仅靠DUV光刻技术实现超过300 MTr/mm²的晶体管密度里程碑。
CEO Interview with Gopi Sirineni of Axiado
Axiado首席执行官Gopi Sirineni访谈➀ Gopi Sirineni 是一位硅谷资深人士，在半导体、软件和系统行业拥有超过25年的经验，具备建立高效率、高性价比组织及引领创新的卓越能力。
➁ 本次访谈重点关注 Axiado 在人工智能驱动的网络安全领域的核心技术与解决方案。
➂ 探讨了公司在当前快速变化的网络安全市场中的战略布局与技术优势。