SemiWiki
SemiWiki

作者页面描述

12月25日

  • Why is TSMC Known as the Trusted Foundry?

    为什么台积电被称为“可信赖晶圆代工厂”?

    ➀ 台积电之所以被称为“可信赖晶圆代工厂”,主要归功于其开创性的纯晶圆代工模式,确保了在敏感行业中的中立性。

    ➁ 该模式通过不设计自有芯片避免了知识产权(IP)冲突,从而与苹果、英伟达等客户建立了深厚的信任关系。

    ➂ 台积电严格的数据安全协议和领先的技术实力进一步巩固了其作为行业最可靠合作伙伴的声誉。

    foundrysemiconductorTSMC

12月24日

  • Journey Back to 1981: David Patterson Recounts the Birth of RISC and Its Legacy in RISC-V

    回顾1981年:David Patterson 讲述 RISC 的诞生及其在 RISC-V 中的传承

    ➀ David Patterson 在 RISC-V 峰会上利用 1981 年的原始投影胶片,回顾了 RISC 在加州大学伯克利分校的诞生过程。

    ➁ 他幽默地解释了 RISC 背后的驱动力:解决 VAX 和 IBM 机器中复杂指令集计算 (CISC) 仅 20% 效率的瓶颈问题。

    ➂ 本次演讲重点阐述了 RISC 架构理念与现代开放标准 RISC-V 指令集之间一脉相承的关系。

    David PattersonRISCRISC-V
  • Why is TSMC Known as the Trusted Foundry?

    为什么台积电被称为“可信赖晶圆代工厂”?

    ➀ 台积电之所以被称为“可信赖晶圆代工厂”,主要归功于其开创性的纯晶圆代工模式,确保了在敏感行业中的中立性。

    ➁ 该模式通过不设计自有芯片避免了知识产权(IP)冲突,从而与苹果、英伟达等客户建立了深厚的信任关系。

    ➂ 台积电严格的数据安全协议和领先的技术实力进一步巩固了其作为行业最可靠合作伙伴的声誉。

    TSMCfoundrysemiconductor
  • Journey Back to 1981: David Patterson Recounts the Birth of RISC and Its Legacy in RISC-V

    回顾1981年:David Patterson 讲述 RISC 的诞生及其在 RISC-V 中的传承

    ➀ David Patterson 在 RISC-V 峰会上利用 1981 年的原始投影胶片,回顾了 RISC 在加州大学伯克利分校的诞生过程。

    ➁ 他幽默地解释了 RISC 背后的驱动力:解决 VAX 和 IBM 机器中复杂指令集计算 (CISC) 仅 20% 效率的瓶颈问题。

    ➂ 本次演讲重点阐述了 RISC 架构理念与现代开放标准 RISC-V 指令集之间一脉相承的关系。

    RISC-VDavid PattersonRISC
  • Assertion-First Hardware Design and Formal Verification Services

    断言优先的硬件设计与形式化验证服务

    ➀ 生成式AI加速了RTL代码的生成,但硬件验证仍是关键瓶颈,这迫使形式化验证(Formal Verification)技术必须复兴与创新。

    ➁ “断言优先(Assertion-First)”设计方法的出现,旨在将验证从后期提前至设计阶段,要求设计者在进行逻辑设计的同时定义约束和行为规则(断言)。

    ➂ 专业的形式化验证服务正在填补鸿沟,协助设计团队应用复杂的数学证明方法,以确保AI生成或超高复杂度电路的正确性。

    AI ChipEDAFormal Verification
  • TSMC’s Customized Technical Documentation Platform Enhances Customer Experience

    台积电定制化技术文档平台提升客户体验

    ➀ 台积电推出定制化技术文档平台,旨在应对日益复杂的半导体工艺数据,并提升客户芯片设计的效率。

    ➁ 该平台利用人工智能(AI)和个性化功能,确保客户能及时、准确地获取3nm和5nm等先进工艺的关键文档信息。

    ➂ 此举通过优化客户体验并减少因文档过载导致的设计失误风险,强化了台积电作为‘信赖晶圆代工厂’(Trusted Foundry)的地位。

    AIEDATSMC

12月23日

  • Assertion-First Hardware Design and Formal Verification Services

    断言优先的硬件设计与形式化验证服务

    ➀ 生成式AI加速了RTL代码的生成,但硬件验证仍是关键瓶颈,这迫使形式化验证(Formal Verification)技术必须复兴与创新。

    ➁ “断言优先(Assertion-First)”设计方法的出现,旨在将验证从后期提前至设计阶段,要求设计者在进行逻辑设计的同时定义约束和行为规则(断言)。

    ➂ 专业的形式化验证服务正在填补鸿沟,协助设计团队应用复杂的数学证明方法,以确保AI生成或超高复杂度电路的正确性。

    EDAFormal VerificationAI Chip
  • TSMC’s Customized Technical Documentation Platform Enhances Customer Experience

    台积电定制化技术文档平台提升客户体验

    ➀ 台积电推出定制化技术文档平台,旨在应对日益复杂的半导体工艺数据,并提升客户芯片设计的效率。

    ➁ 该平台利用人工智能(AI)和个性化功能,确保客户能及时、准确地获取3nm和5nm等先进工艺的关键文档信息。

    ➂ 此举通过优化客户体验并减少因文档过载导致的设计失误风险,强化了台积电作为‘信赖晶圆代工厂’(Trusted Foundry)的地位。

    TSMCEDAAI
  • PDF Solutions’ User Conference Highlights AI-Driven Collaboration in Semiconductor Manufacturing

    PDF Solutions 用户大会聚焦 AI 驱动的半导体制造协作

    ➀ PDF Solutions 举办了年度用户大会,重点展示了其在半导体制造领域基于 AI 的数据分析平台和解决方案;

    ➁ 会议核心在于利用 AI 技术增强软硬件的协作,旨在优化晶圆良率、降低生产成本并加速产品上市时间;

    ➂ 来自行业领先的芯片设计公司和制造商的与会者,共同探讨了利用大数据和机器学习应对先进制程挑战的策略。

    AIPDF Solutionssemiconductor
  • Bringing Low-Frequency Noise into Focus

    让低频噪声聚焦:Primarius 981X 晶圆级低频噪声表征方案

    ➀ Primarius (芯华章) 推出了 981X 系列产品,这是一项针对先进半导体节点至关重要的晶圆级低频噪声 (LFN) 表征方案。

    ➁ 该方案解决了获取高质量、可复现噪声数据的挑战,提升了低频噪声测量计量的标准。

    ➂ 这项技术对于分析器件的可靠性和性能至关重要,特别是在工艺、电压和温度 (PVT) 变化的背景下。

    EDANoisePrimarius
  • A Brief History of TSMC Through 2025

    台积电(TSMC)简史:截至2025年的发展历程

    ➀ 台积电(TSMC)由张忠谋于1987年创立,开创了“纯晶圆代工”模式,彻底改变了半导体行业。

    ➁ 该公司已从一家不起眼的初创企业发展成为全球最大的专用半导体代工厂。

    ➂ 本文回顾了截至2025年台积电的成长历程及其技术领导地位。

    Morris ChangsemiconductorTSMC

12月22日

  • Quantum Advantage is About the Algorithm, not the Computer

    量子优势在于算法,而非计算机

    ➀ 文章的核心论点是,实现“量子优势”的关键更多在于开发新颖的算法,而不仅仅是制造更强大的量子计算机;

    ➁ 文章承认硬件能力的基线是必要的,包括足够的量子比特和容错计算能力,但这只是先决条件;

    ➂ 其核心洞见是,真正的价值和“优势”将通过发现新的计算方法(算法)来解锁,这些方法能够有效利用量子硬件来解决经典计算机无法解决的问题。

    AlgorithmTechnical AnalysisQuantum Computing
  • PDF Solutions’ User Conference Highlights AI-Driven Collaboration in Semiconductor Manufacturing

    PDF Solutions 用户大会聚焦 AI 驱动的半导体制造协作

    ➀ PDF Solutions 举办了年度用户大会,重点展示了其在半导体制造领域基于 AI 的数据分析平台和解决方案;

    ➁ 会议核心在于利用 AI 技术增强软硬件的协作,旨在优化晶圆良率、降低生产成本并加速产品上市时间;

    ➂ 来自行业领先的芯片设计公司和制造商的与会者,共同探讨了利用大数据和机器学习应对先进制程挑战的策略。

    PDF SolutionsAIsemiconductor
  • A Brief History of TSMC Through 2025

    台积电(TSMC)简史:截至2025年的发展历程

    ➀ 台积电(TSMC)由张忠谋于1987年创立,开创了“纯晶圆代工”模式,彻底改变了半导体行业。

    ➁ 该公司已从一家不起眼的初创企业发展成为全球最大的专用半导体代工厂。

    ➂ 本文回顾了截至2025年台积电的成长历程及其技术领导地位。

    TSMCMorris Changsemiconductor
  • Bringing Low-Frequency Noise into Focus

    让低频噪声聚焦:Primarius 981X 晶圆级低频噪声表征方案

    ➀ Primarius (芯华章) 推出了 981X 系列产品,这是一项针对先进半导体节点至关重要的晶圆级低频噪声 (LFN) 表征方案。

    ➁ 该方案解决了获取高质量、可复现噪声数据的挑战,提升了低频噪声测量计量的标准。

    ➂ 这项技术对于分析器件的可靠性和性能至关重要,特别是在工艺、电压和温度 (PVT) 变化的背景下。

    EDAPrimariusNoise
  • Quantum Advantage is About the Algorithm, not the Computer

    量子优势在于算法,而非计算机

    ➀ 文章的核心论点是,实现“量子优势”的关键更多在于开发新颖的算法,而不仅仅是制造更强大的量子计算机;

    ➁ 文章承认硬件能力的基线是必要的,包括足够的量子比特和容错计算能力,但这只是先决条件;

    ➂ 其核心洞见是,真正的价值和“优势”将通过发现新的计算方法(算法)来解锁,这些方法能够有效利用量子硬件来解决经典计算机无法解决的问题。

    Quantum ComputingAlgorithmTechnical Analysis
  • Google’s Road Trip to RISC-V at Warehouse Scale: Insights from Google’s Martin Dixon

    谷歌迈向仓库级 RISC-V 之旅:来自谷歌 Martin Dixon 的见解

    ➀ 谷歌数据中心性能工程总监 Martin Dixon 在近期的 RISC-V 峰会上,介绍了谷歌将 RISC-V 集成到其庞大的仓库级计算基础设施中的愿景。

    ➁ 演讲以隐喻性的“公路旅行”为引子,探讨了在极端规模下采用 RISC-V 所面临的挑战与机遇。

    ➂ 这一举措凸显了 RISC-V 在谷歌未来数据中心性能工程和硬件架构中的战略重要性。

    Data centerGoogleRISC-V
  • CEO Interview with Masha Petrova of Nullspace

    Nullspace公司CEO Masha Petrova访谈:EDA领域的AI变革

    ➀ Nullspace公司CEO Masha Petrova博士分享了其在工程软件领域的深厚背景,以及公司专注于射频(RF)和量子计算电磁仿真软件的研发方向。

    ➁ 访谈深入探讨了传统EDA(电子设计自动化)软件面临的挑战,以及Nullspace如何利用人工智能技术来提升仿真的精度与速度。

    ➂ Petrova强调了在复杂工程软件中优化用户体验与提升可访问性的重要性,致力于弥合专业物理仿真与通用易用性之间的鸿沟。

    AIEDASoftware
  • Bridging Embedded and Cloud Worlds: AWS Solutions for RISC-V Development

    连接嵌入式与云端世界:针对 RISC-V 开发的 AWS 解决方案

    ➀ 亚马逊云科技 (AWS) 的 Jeremy Dahan 在 2025 北美 RISC-V 峰会上发表主旨演讲,探讨了嵌入式系统开发面临的挑战。

    ➁ 他展示了云技术如何弥合本地硬件调试与可扩展、可共享环境之间的鸿沟。

    ➂ 演讲重点在于利用 AWS 的解决方案来优化 RISC-V 的开发工作流。

    AWSCloudRISC-V

12月21日

  • Google’s Road Trip to RISC-V at Warehouse Scale: Insights from Google’s Martin Dixon

    谷歌迈向仓库级 RISC-V 之旅:来自谷歌 Martin Dixon 的见解

    ➀ 谷歌数据中心性能工程总监 Martin Dixon 在近期的 RISC-V 峰会上,介绍了谷歌将 RISC-V 集成到其庞大的仓库级计算基础设施中的愿景。

    ➁ 演讲以隐喻性的“公路旅行”为引子,探讨了在极端规模下采用 RISC-V 所面临的挑战与机遇。

    ➂ 这一举措凸显了 RISC-V 在谷歌未来数据中心性能工程和硬件架构中的战略重要性。

    GoogleRISC-VData center
  • CEO Interview with Masha Petrova of Nullspace

    Nullspace公司CEO Masha Petrova访谈:EDA领域的AI变革

    ➀ Nullspace公司CEO Masha Petrova博士分享了其在工程软件领域的深厚背景,以及公司专注于射频(RF)和量子计算电磁仿真软件的研发方向。

    ➁ 访谈深入探讨了传统EDA(电子设计自动化)软件面临的挑战,以及Nullspace如何利用人工智能技术来提升仿真的精度与速度。

    ➂ Petrova强调了在复杂工程软件中优化用户体验与提升可访问性的重要性,致力于弥合专业物理仿真与通用易用性之间的鸿沟。

    EDAAISoftware
  • Bridging Embedded and Cloud Worlds: AWS Solutions for RISC-V Development

    连接嵌入式与云端世界:针对 RISC-V 开发的 AWS 解决方案

    ➀ 亚马逊云科技 (AWS) 的 Jeremy Dahan 在 2025 北美 RISC-V 峰会上发表主旨演讲,探讨了嵌入式系统开发面临的挑战。

    ➁ 他展示了云技术如何弥合本地硬件调试与可扩展、可共享环境之间的鸿沟。

    ➂ 演讲重点在于利用 AWS 的解决方案来优化 RISC-V 的开发工作流。

    AWSRISC-VCloud

12月18日

  • Navigating SoC Tradeoffs from IP to Ecosystem

    从IP到生态:探索SoC的权衡决策

    ➀ 构建复杂的系统级集成电路(SoC)需要细致的规划、战略决策以及硬件和软件领域之间的协作,以降低固有的风险。

    ➁ 在RISC-V峰会上,安德斯技术(Andes Technology)的达伦·琼斯(Darren Jones)分享了SoC设计中的关键权衡,强调了知识产权(IP)模块的作用以及构建强大生态系统对成功实现SoC的重要性。

    ➂ 文章强调,SoC开发不仅限于技术设计,还需要与可用的IP解决方案、软件支持和合作伙伴网络相协调,以实现市场就绪的产品。

    ChipletEDAHPC

12月17日

  • Reimagining Architectural Exploration in the Age of AI

    在AI时代重新想象架构探索

    ➀ 这篇文章探讨了在现有竞争平台基础上添加加速器(如视频、音频、机器学习)时,利用AI技术优化架构探索的方法;

    ➁ 重点在于加速器与软件的分区策略,以及如何优化功耗(Power)、性能(Performance)和面积(Area,PPA)指标;

    ➂ 强调了AI在设计流程中的应用,可以帮助工程师更有效地探索各种架构方案,提高设计效率和性能。

    AIEDAHPC
  • Navigating SoC Tradeoffs from IP to Ecosystem

    从IP到生态:探索SoC的权衡决策

    ➀ 构建复杂的系统级集成电路(SoC)需要细致的规划、战略决策以及硬件和软件领域之间的协作,以降低固有的风险。

    ➁ 在RISC-V峰会上,安德斯技术(Andes Technology)的达伦·琼斯(Darren Jones)分享了SoC设计中的关键权衡,强调了知识产权(IP)模块的作用以及构建强大生态系统对成功实现SoC的重要性。

    ➂ 文章强调,SoC开发不仅限于技术设计,还需要与可用的IP解决方案、软件支持和合作伙伴网络相协调,以实现市场就绪的产品。

    ChipletEDAHPC
  • Reimagining Architectural Exploration in the Age of AI

    在AI时代重新想象架构探索

    ➀ 这篇文章探讨了在现有竞争平台基础上添加加速器(如视频、音频、机器学习)时,利用AI技术优化架构探索的方法;

    ➁ 重点在于加速器与软件的分区策略,以及如何优化功耗(Power)、性能(Performance)和面积(Area,PPA)指标;

    ➂ 强调了AI在设计流程中的应用,可以帮助工程师更有效地探索各种架构方案,提高设计效率和性能。

    AIEDAHPC
  • S2C, MachineWare, and Andes Introduce RISC-V Co-Emulation Solution to Accelerate Chip Development

    S2C、MachineWare 和 Andes 推出 RISC-V 协同仿真方案以加速芯片开发

    ➀ S2C、MachineWare 和 Andes 联合推出一体化 RISC-V 协同仿真解决方案,以应对基于 RISC-V 的芯片设计日益增长的复杂性;

    ➁ 该方案集成 MachineWare 的 SIM-V 虚拟平台、S2C 的 Genesis Architect 和 Prodigy FPGA 原型系统,以及 Andes 的高性能处理器技术;

    ➂ 该解决方案旨在通过多公司协作,加速 RISC-V 芯片的开发流程,提高设计效率和可靠性。

    ChipletEDARISC-V
  • Aerial 5G Connectivity: Feasibility for IoT and eMBB via UAVs

    空中5G连接性:通过无人机实现IoT和eMBB的可行性研究

    ➀ 无人机(UAVs)正在被探索用作移动平台,以扩展5G网络覆盖范围,特别是在缺乏地面基础设施的地区。

    ➁ 在第一届人工智能驱动的无人机国际会议上,Jyrki T. J. Penttinen博士呈现了一份论文,分析了通过无人机为IoT应用和增强型移动广带(eMBB)提供5G连接性的可行性。

    ➂ 研究突出了在通过无人机部署空中5G网络以改善偏远或拥挤地区连接性方面的技术挑战和机遇。

    AIHPCIoT

12月16日

  • A Webinar About Electrical Verification – The Invisible Bottleneck in IC Design

    关于电气验证的网络研讨会——IC设计中隐形的瓶颈

    ➀ 电气规则检查(ERC)是IC设计流程中的标准步骤,但传统的ERC工具在全自定义模拟、混合信号或先进节点数字设计等复杂设计中存在隐含的局限性。

    ➁ 这些局限性可能导致现代芯片开发过程中出现显著的验证难题和瓶颈。

    ➂ 该网络研讨会探讨如何克服电气验证中这些隐形的障碍,以应对下一代IC设计的挑战。

    EDA
  • S2C, MachineWare, and Andes Introduce RISC-V Co-Emulation Solution to Accelerate Chip Development

    S2C、MachineWare 和 Andes 推出 RISC-V 协同仿真方案以加速芯片开发

    ➀ S2C、MachineWare 和 Andes 联合推出一体化 RISC-V 协同仿真解决方案,以应对基于 RISC-V 的芯片设计日益增长的复杂性;

    ➁ 该方案集成 MachineWare 的 SIM-V 虚拟平台、S2C 的 Genesis Architect 和 Prodigy FPGA 原型系统,以及 Andes 的高性能处理器技术;

    ➂ 该解决方案旨在通过多公司协作,加速 RISC-V 芯片的开发流程,提高设计效率和可靠性。

    EDARISC-VChiplet