EU project Hydro4U brings new hydropower solutions to Central Asia
➀ 欧盟资助的Hydro4U项目在中亚开发气候适应型小型水电解决方案，强调经济性、易部署性和生态标准；
➁ 乌兹别克斯坦的Francis Container Power Solution（FCPS）和吉尔吉斯斯坦的Hydroshaft Power Solution（HSPS）采用模块化与生态兼容技术进行示范；
➂ 通过先进规划工具（GIS、BIM）、社区参与和合作伙伴关系，项目旨在提升能源安全与经济机遇，同时实现可持续发展目标。
Precise, smart, highly productive: Innovations for additive manufacturing from Fraunhofer ILT
➀ 弗劳恩霍夫ILT在Formnext 2025上展示增材制造创新，包括用于核聚变反应堆的高强度钨部件以及可同步涂层与表面优化的SCaRB工艺；
➁ 通过结合EHLA技术与PEEK聚合物开发的无PFAS多材料涂层，提升了耐腐蚀和耐磨性；
➂ 嵌入金属部件的印刷传感器实现了实时监测功能，为航空航天和能源等行业提供更高运维可靠性
Teradyne and TSMC: Pioneering the Future of Semiconductor Testing Through the 2025 OIP Partner of the Year Award
➀ Teradyne因推动多芯片测试方案及CoWoS先进封装技术，获台积电2025年OIP 3DFabric测试领域年度合作伙伴奖；
➁ 创新性的UCIe互连标准与流式扫描测试技术，使3D IC在晶圆级测试阶段即可实现高带宽缺陷检测，降低AI数据中心芯片质量成本；
➂ 台积电3DFabric Alliance通过整合EDA/IP/测试生态，为A16/N2等先进制程的异构集成设计建立标准化测试框架。
Teradyne and TSMC: Pioneering the Future of Semiconductor Testing Through the 2025 OIP Partner of the Year Award
➀ Teradyne因推动多芯片测试方案及CoWoS先进封装技术，获台积电2025年OIP 3DFabric测试领域年度合作伙伴奖；
➁ 创新性的UCIe互连标准与流式扫描测试技术，使3D IC在晶圆级测试阶段即可实现高带宽缺陷检测，降低AI数据中心芯片质量成本；
➂ 台积电3DFabric Alliance通过整合EDA/IP/测试生态，为A16/N2等先进制程的异构集成设计建立标准化测试框架。
3D Chips Boost AI And Data Center Speed
➀ 传统2D芯片因通信瓶颈和摩尔定律限制，在人工智能/数据中心应用中面临性能与能效瓶颈；
➁ Alphawave Semi基于台积电SoIC-X（3DFabric平台）的3D UCIe IP实现比2.5D方案高10倍的能效和5倍信号密度；
➂ 垂直堆叠架构支持模块化chiplet设计，突破内存带宽限制，为下一代AI/高性能计算系统提供解决方案。
Synopsys and TSMC Unite to Power the Future of AI and Multi-Die Innovation
➀ 新思科技与台积电加强合作，基于N2P/A16先进制程和AI驱动EDA工具，开发高性能低功耗的多芯片AI系统；
➁ 3DIC Compiler平台支持台积电SoIC-X 3D堆叠与CoWoS先进封装，已达成多个客户流片案例，设计周期缩短40%；
➂ 整合HBM4/PCIe7.0等IP与光子引擎技术，突破摩尔定律限制，为AI数据中心与自动驾驶提供能效解决方案。
Synopsys and TSMC Unite to Power the Future of AI and Multi-Die Innovation
➀ 新思科技与台积电加强合作，基于N2P/A16先进制程和AI驱动EDA工具，开发高性能低功耗的多芯片AI系统；
➁ 3DIC Compiler平台支持台积电SoIC-X 3D堆叠与CoWoS先进封装，已达成多个客户流片案例，设计周期缩短40%；
➂ 整合HBM4/PCIe7.0等IP与光子引擎技术，突破摩尔定律限制，为AI数据中心与自动驾驶提供能效解决方案。
Synopsys Collaborates with TSMC to Enable Advanced 2D and 3D Design Solutions
➀ 新思科技将Ansys工具套件认证用于台积电N3C/N3P/N2P/A16制程，为AI加速及HPC应用提供精准设计验证；
➁ 双方为台积电COUPE™平台开发AI驱动光子设计流程，使光耦合系统设计周期缩短50%；
➂ 联合开发的多物理场分析工具显著提升3DIC系统的热管理与信号完整性，推动5G/6G基础设施建设。
Synopsys Collaborates with TSMC to Enable Advanced 2D and 3D Design Solutions
➀ 新思科技将Ansys工具套件认证用于台积电N3C/N3P/N2P/A16制程，为AI加速及HPC应用提供精准设计验证；
➁ 双方为台积电COUPE™平台开发AI驱动光子设计流程，使光耦合系统设计周期缩短50%；
➂ 联合开发的多物理场分析工具显著提升3DIC系统的热管理与信号完整性，推动5G/6G基础设施建设。
TSMC’s Push for Energy-Efficient AI: Innovations in Logic and Packaging
➀ 台积电通过逻辑制程（N2、A16节点）和3D封装（3D Fabric、SoIC）技术创新应对AI算力需求，从N7到A14实现4.2倍能效提升；
➁ 背面供电技术（A16）、存内计算（4.5倍能效增益）与AI设计工具（Synopsys DSO.AI）显著优化功耗与性能平衡；
➂ 3D封装技术（CoWoS、HBM4）及产业链合作带来6.7倍能效突破，为可持续AI发展提供底层支撑。
TSMC’s Push for Energy-Efficient AI: Innovations in Logic and Packaging
➀ 台积电通过逻辑制程（N2、A16节点）和3D封装（3D Fabric、SoIC）技术创新应对AI算力需求，从N7到A14实现4.2倍能效提升；
➁ 背面供电技术（A16）、存内计算（4.5倍能效增益）与AI设计工具（Synopsys DSO.AI）显著优化功耗与性能平衡；
➂ 3D封装技术（CoWoS、HBM4）及产业链合作带来6.7倍能效突破，为可持续AI发展提供底层支撑。
Innovative Transistors for Quantum Chips
➀ 维也纳理工大学、林茨大学和弗莱贝格工业大学的研究人员开发了一种基于调制受主掺杂（MAD）技术的硅锗（SiGe）晶体管，通过掺杂氧化物层取代传统半导体掺杂，消除了材料中的杂质；
➁ 该技术实现了导电性提升4000倍、低温性能优化（对量子芯片至关重要）、能耗降低，并减少了纳米级晶体管中的性能波动；
➂ 这一突破解决了量子计算中传统掺杂在超低温下失效的关键问题，为高速、低能耗的纳米电子器件和量子系统开辟了新路径。
Quantum Gates Operates At 98% Accuracy
➀ 研究人员通过3D打印离子阱实现了98%精度的量子门操作，显著提升了量子比特稳定性并将制造时间缩短至数小时；
➁ 采用双光子聚合技术制造的离子阱支持快速测试新型混合平面-3D结构，电极打印仅需30分钟，完整陷阱打印约14小时；
➂ 该技术由劳伦斯利弗莫尔国家实验室和加州大学合作研发，未来可应用于量子计算、原子钟及传感器领域，成果发表于《自然》期刊。
Interposer technology revolutionizes connections in quantum computers
➀ 由于利希研究中心和弗劳恩霍夫可靠性与微集成研究所（IZM-ASSID）主导的QSolid项目旨在开发基于超导量子芯片且降低错误率的德国量子计算机，利用中介层技术优化量子位与控制电子设备的连接；
➁ 2025年推出的中期原型包含10个量子位及集成软件栈，计划通过先进处理器设计在2026年前实现性能提升；
➂ 中介层支持超1万条高密度连接和组件热解耦，并持续进行尺寸扩展测试，项目获德国政府7630万欧元资助，以巩固德国在量子研究领域的技术主权。
Interposer Technology Revolutionizes Connections in Quantum Computers
➀ 弗劳恩霍夫IZM-ASSID联合德国24家机构推动QSolid项目，开发基于超导量子芯片的低错误率量子计算机，利用中介层技术优化量子比特与控制电子元件的连接；
➁ 该20x15毫米的中介层可实现超万条超薄导线布线，并热隔离量子芯片，现阶段正测试扩大尺寸以支持更高密度布线；
➂ QSolid获德国政府7630万欧元资助，旨在提升德国量子计算竞争力，计划于2026年前开发多类处理器原型，推动化学、材料及医疗等领域的应用。
Solderless connections for leading-edge ICs
➀ Anthony Paul Bellezza提出两种无焊料互连工艺，解决传统焊接在先进集成电路中的问题；
➁ 融合法通过低温工艺（200-400°C）和马氏体基板实现高耐用、超低电阻的连接，且环保；
➂ 2D石墨烯沉积工艺兼容CMOS但耐久性较低，适用于需频繁升级的消费电子产品。
Tessent MemoryBIST Expands to Include NVRAM
➀ 西门子Tessent MemoryBIST平台新增对嵌入式非易失性RAM的支持，通过可配置控制器实现高速测试；
➁ 其层次化架构支持从核心级到系统级的自测试与自修复，适配MRAM等新型存储技术；
➂ 针对3D堆叠封装提供完整测试方案，同时结合IJTAG网络实现全生命周期管理。
Tessent MemoryBIST Expands to Include NVRAM
➀ 西门子Tessent MemoryBIST平台新增对嵌入式非易失性RAM的支持，通过可配置控制器实现高速测试；
➁ 其层次化架构支持从核心级到系统级的自测试与自修复，适配MRAM等新型存储技术；
➂ 针对3D堆叠封装提供完整测试方案，同时结合IJTAG网络实现全生命周期管理。
A Bright Future for Quantum Computing
➀ 弗劳恩霍夫IZM与Akhetonics合作开展SPOC项目，利用薄玻璃中介层和光子导线键合等先进封装技术开发全光学量子处理器；
➁ 光学处理器采用光子代替电子，具备更高带宽和能效（提升达60倍），有望突破传统系统的限制；
➂ SPOC项目由柏林投资银行资助，计划通过混合材料集成与迭代测试，在2026年前实现首款全光学量子处理器。
Lighting the Way for Quantum Computers: The Dawn of All-Optical Quantum Processors
➀ 德国弗劳恩霍夫可靠性和微集成研究所（IZM）与Akhetonics公司合作开发全光学量子处理器，利用光子处理数据，较电子系统节省60%能耗并提升带宽；
➁ 项目采用薄玻璃基互连技术及光子线键合等先进封装方案，组件耦合效率提升50%，推动光学量子计算机小型化；
➂ 由柏林投资银行资助40万欧元的SPOC项目（2024-2026年）旨在通过光学材料的混合集成，构建可扩展的全光学量子计算硬件平台。
