半导体行业最新 #EDA 相关新闻

➀ 最新一期CHIIPS播客邀请Tessent嵌入式分析公司的Ras Attale，分享她的职业经历及从斯里兰卡移民到英国的适应过程；

➁ 讨论了芯片设计中的网络安全风险及她通过Women in Techworks推动电子行业女性发展的行动；

➂ 推荐听众关注播客系列，并浏览往期关于半导体行业的深度对话。

➀ Silvaco技术研讨会深入探讨了采用TCAD工具设计氮化镓高电子迁移率晶体管（HEMT），通过模拟极化效应优化器件性能参数；

➁ Victory工具套件支持工艺仿真、机器学习驱动的参数分析，并生成垂直/横向结构GaN器件的SPICE模型；

➂ 该技术已应用于电力电子领域，通过数字孪生方法获得意法半导体和弗劳恩霍夫ISIT的实证案例。

➀ Creonic升级多普勒信道IP内核，提升卫星通信仿真的灵活性与精度；

➁ 新版本扩展支持L、S、C、X等卫星频段及更广的采样范围；

➂ 面向下一代卫星系统和通信标准的技术演进需求，优化仿真性能。

➀ ASIC North与GlobalFoundries合作，提供涵盖半导体全生命周期的设计服务与生产支持；

➁ 该合作旨在扩大GlobalFoundries先进半导体技术的全球应用范围；

➂ 通过战略联盟为多元应用场景提供端到端的解决方案。

➀ 在5纳米以下技术节点中，最小脉冲宽度（MPW）检查对防止逻辑错误和电路不稳定至关重要，需通过包含波形退化、串扰和工艺变化的静态时序分析（STA）进行严格验证；

➁ 时钟网络的占空比退化由RC滤波效应、上升/下降延迟不对称及PVT变化引起，需通过精确的时钟树综合和抖动建模在签核阶段解决；

➂ 修复MPW违规的策略包括优化时钟网络结构、调整PLL布局、减少串扰影响，并强调在设计初期阶段进行MPW检查以避免硅片失效风险。

➀ 在5纳米以下技术节点中，最小脉冲宽度（MPW）检查对防止逻辑错误和电路不稳定至关重要，需通过包含波形退化、串扰和工艺变化的静态时序分析（STA）进行严格验证；

➁ 时钟网络的占空比退化由RC滤波效应、上升/下降延迟不对称及PVT变化引起，需通过精确的时钟树综合和抖动建模在签核阶段解决；

➂ 修复MPW违规的策略包括优化时钟网络结构、调整PLL布局、减少串扰影响，并强调在设计初期阶段进行MPW检查以避免硅片失效风险。

➀ Bronco AI开发用于设计验证（DV）调试的AI智能体，通过自动化分析波形、日志、RTL/UVM和设计规范，显著减少工程师手动工作量；

➁ 公司专门针对芯片开发中DV调试的瓶颈问题，通过AI分担资深工程师的高压任务，加快芯片上市周期；

➂ 区别于其他聚焦通用型AI工具的竞争对手，Bronco专注于复杂DV调试场景，利用生成式AI的多层次抽象能力处理大规模设计，并支持本地化部署以保障数据安全。

➀ Bronco AI开发用于设计验证（DV）调试的AI智能体，通过自动化分析波形、日志、RTL/UVM和设计规范，显著减少工程师手动工作量；

➁ 公司专门针对芯片开发中DV调试的瓶颈问题，通过AI分担资深工程师的高压任务，加快芯片上市周期；

➂ 区别于其他聚焦通用型AI工具的竞争对手，Bronco专注于复杂DV调试场景，利用生成式AI的多层次抽象能力处理大规模设计，并支持本地化部署以保障数据安全。

➀ 新思科技在AI基础架构峰会上展示了AI驱动的芯片全流程解决方案，覆盖能效设计、流程加速和验证需求；

➁ 通过AI电子设计自动化（EDA）工具实现高达40%的设计周期缩减，并采用机器学习合成和3D小芯片集成技术优化能耗；

➂ 硬件辅助验证平台（ZeBu、HAPS）满足数据中心芯片万亿次验证需求，获微软、英伟达等客户验证，并通过与Arm/云服务商合作构建生态体系。

➀ 研究提出神经符号方法（NSG），通过结合神经网络与符号静态分析改进Java代码自动生成，模型在1.57万个方法库上实现86%的语法正确率和40%的代码相似度；

➁ Cadence专家指出，NSG在训练阶段整合类似编译器的符号表，有效解决LLM生成代码中变量未声明、类型错误等语义问题；

➂ 该方法在EDA工具验证领域具应用潜力，其语法树生成机制比GPT-3等大规模模型更符合硬件描述语言的严格规则。

➀ DesignSpark PCB 是一款免费专业工具，支持从电路设计到PCB布局的全流程，适用于工程师、教育者和爱好者；

➁ 最新版本DesignSpark PCB 13新增组件焊盘中心定位、优化图形界面，提升设计精度；

➂ 凭借直观的操作、无限制的设计功能及RS Components组件库，该工具降低了PCB设计门槛，无需成本即可实现高效开发。

➀ 新思科技在AI基础架构峰会上展示了AI驱动的芯片全流程解决方案，覆盖能效设计、流程加速和验证需求；

➁ 通过AI电子设计自动化（EDA）工具实现高达40%的设计周期缩减，并采用机器学习合成和3D小芯片集成技术优化能耗；

➂ 硬件辅助验证平台（ZeBu、HAPS）满足数据中心芯片万亿次验证需求，获微软、英伟达等客户验证，并通过与Arm/云服务商合作构建生态体系。

➀ 研究提出神经符号方法（NSG），通过结合神经网络与符号静态分析改进Java代码自动生成，模型在1.57万个方法库上实现86%的语法正确率和40%的代码相似度；

➁ Cadence专家指出，NSG在训练阶段整合类似编译器的符号表，有效解决LLM生成代码中变量未声明、类型错误等语义问题；

➂ 该方法在EDA工具验证领域具应用潜力，其语法树生成机制比GPT-3等大规模模型更符合硬件描述语言的严格规则。

➀ CircuitMaker 是一款免费的PCB设计工具，提供专业级功能如16层板支持、3D可视化及基于云端的协作设计，采用Altium核心引擎；

➁ 2.3.0版本新增KiCAD/P-CAD文件导入、Nexar API元器件搜索，并通过Altium CoDesigner实现与Autodesk Fusion 360的机械设计联动；

➂ 虽以易用性和开源社区见长，但缺乏本地文件存储且与其他EDA工具的格式兼容性有限。

➀ AI技术的概念验证需转化为可落地的规模化方案，以应对实际应用中的复杂场景；

➁ 芯片验证中，故障分类的误判消耗大量时间，Bronco AI通过自动化回归分析和任务分派优化流程；

➂ Bronco AI利用与工程师交互学习“调试手册”，结合LLM技术实现知识规模化，并专注于生产环境中的实际需求。

➀ AI技术的概念验证需转化为可落地的规模化方案，以应对实际应用中的复杂场景；

➁ 芯片验证中，故障分类的误判消耗大量时间，Bronco AI通过自动化回归分析和任务分派优化流程；

➂ Bronco AI利用与工程师交互学习“调试手册”，结合LLM技术实现知识规模化，并专注于生产环境中的实际需求。

➀ LibrePCB是一款开源免费的EDA工具，集原理图设计、PCB布局和制造文件导出于一体，专为创客、学生和小型团队设计；

➁ 核心功能包括模块化元件库、实时设计规则检查、跨平台兼容性及直接制造集成，1.3.0版本支持KiCad库兼容性和交互式HTML物料清单导出；

➂ 采用GNU GPLv3许可证，无隐藏费用，未来2.0版本将带来更现代化的界面和高级功能升级，适合低成本PCB开发。

➀ Arteris宣布NanoXplore采用其FlexGen NoC IP开发抗辐射FPGA SoC，用于太空应用，解决可靠性和性能挑战；

➁ FlexGen IP提供可扩展的高效能系统级芯片设计，适用于航天器及卫星的抗辐射需求；

➂ 该合作增强了Arteris在航天半导体领域的影响力，并支持NanoXplore扩展太空级计算解决方案。

➀ 西门子数字化工业软件推出Tessent AnalogTest，通过自动生成数字测试模式和低影响可测试性设计（DFT）电路，将模拟电路测试时间从数月缩短至数天；

➁ 该方案采用成本更低的数字自动测试设备（ATE）替代混合信号测试仪，可在数小时内实现>90%的缺陷覆盖率验证，并支持IEEE P2427/P1687.2标准及ISO 26262功能安全指标；

➂ 目前已有早期合作伙伴使用该软件，预计2025年12月全面上市，测试速度相比传统方法提升最高达100倍，显著缩短产品上市周期。

➀ Altium Designer提供了集成化的PCB设计平台，支持原理图设计、三维布局、SPICE仿真和制造文件生成全流程；

➁ 学生可申请免费学术许可，但商业用途需付费订阅，未提供永久免费版本；

➂ 特色功能包括基于Altium 365的云协作、多板系统支持和仅限Windows平台运行。