Runtime Elaboration of UVM Verification Code
UVM验证代码的运行时精细化
➀ 本文探讨了AMIQ EDA的技术能力,重点介绍了针对UVM验证代码的运行时精细化(Runtime Elaboration)功能。
➁ 文章对比了运行时精细化与编译时精细化的区别,指出运行时精细化允许在仿真过程中动态修改验证环境。
➂ 该功能无需重新编译即可即时修改约束、配置和测试场景,从而实现更灵活的测试场景覆盖和更高效的调试过程。
Runtime Elaboration of UVM Verification Code
➀ 本文探讨了AMIQ EDA的技术能力,重点介绍了针对UVM验证代码的运行时精细化(Runtime Elaboration)功能。
➁ 文章对比了运行时精细化与编译时精细化的区别,指出运行时精细化允许在仿真过程中动态修改验证环境。
➂ 该功能无需重新编译即可即时修改约束、配置和测试场景,从而实现更灵活的测试场景覆盖和更高效的调试过程。
Runtime Elaboration of UVM Verification Code
➀ 本文探讨了AMIQ EDA的技术能力,重点介绍了针对UVM验证代码的运行时精细化(Runtime Elaboration)功能。
➁ 文章对比了运行时精细化与编译时精细化的区别,指出运行时精细化允许在仿真过程中动态修改验证环境。
➂ 该功能无需重新编译即可即时修改约束、配置和测试场景,从而实现更灵活的测试场景覆盖和更高效的调试过程。
Simulating Quantum Computers. Innovation in Verification
➀ 量子算法必须在经典计算机上进行模拟以验证其行为,但这与传统的逻辑仿真有很大不同;
➁ 倩景科技(Cadence)的 Paul Cunningham 与 Silicon Catalyst 的 Raúl Camposano 探讨了如何在验证领域进行创新以应对这些挑战;
➂ 本文介绍了 SemiWiki 上的一篇深度文章,探讨了量子模拟与电子设计自动化(EDA)的交叉领域。
Simulating Quantum Computers. Innovation in Verification
➀ 量子算法必须在经典计算机上进行模拟以验证其行为,但这与传统的逻辑仿真有很大不同;
➁ 倩景科技(Cadence)的 Paul Cunningham 与 Silicon Catalyst 的 Raúl Camposano 探讨了如何在验证领域进行创新以应对这些挑战;
➂ 本文介绍了 SemiWiki 上的一篇深度文章,探讨了量子模拟与电子设计自动化(EDA)的交叉领域。
Assertion-First Hardware Design and Formal Verification Services
➀ 生成式AI加速了RTL代码的生成,但硬件验证仍是关键瓶颈,这迫使形式化验证(Formal Verification)技术必须复兴与创新。
➁ “断言优先(Assertion-First)”设计方法的出现,旨在将验证从后期提前至设计阶段,要求设计者在进行逻辑设计的同时定义约束和行为规则(断言)。
➂ 专业的形式化验证服务正在填补鸿沟,协助设计团队应用复杂的数学证明方法,以确保AI生成或超高复杂度电路的正确性。
TSMC’s Customized Technical Documentation Platform Enhances Customer Experience
➀ 台积电推出定制化技术文档平台,旨在应对日益复杂的半导体工艺数据,并提升客户芯片设计的效率。
➁ 该平台利用人工智能(AI)和个性化功能,确保客户能及时、准确地获取3nm和5nm等先进工艺的关键文档信息。
➂ 此举通过优化客户体验并减少因文档过载导致的设计失误风险,强化了台积电作为‘信赖晶圆代工厂’(Trusted Foundry)的地位。
Assertion-First Hardware Design and Formal Verification Services
➀ 生成式AI加速了RTL代码的生成,但硬件验证仍是关键瓶颈,这迫使形式化验证(Formal Verification)技术必须复兴与创新。
➁ “断言优先(Assertion-First)”设计方法的出现,旨在将验证从后期提前至设计阶段,要求设计者在进行逻辑设计的同时定义约束和行为规则(断言)。
➂ 专业的形式化验证服务正在填补鸿沟,协助设计团队应用复杂的数学证明方法,以确保AI生成或超高复杂度电路的正确性。
TSMC’s Customized Technical Documentation Platform Enhances Customer Experience
➀ 台积电推出定制化技术文档平台,旨在应对日益复杂的半导体工艺数据,并提升客户芯片设计的效率。
➁ 该平台利用人工智能(AI)和个性化功能,确保客户能及时、准确地获取3nm和5nm等先进工艺的关键文档信息。
➂ 此举通过优化客户体验并减少因文档过载导致的设计失误风险,强化了台积电作为‘信赖晶圆代工厂’(Trusted Foundry)的地位。
Bringing Low-Frequency Noise into Focus
➀ Primarius (芯华章) 推出了 981X 系列产品,这是一项针对先进半导体节点至关重要的晶圆级低频噪声 (LFN) 表征方案。
➁ 该方案解决了获取高质量、可复现噪声数据的挑战,提升了低频噪声测量计量的标准。
➂ 这项技术对于分析器件的可靠性和性能至关重要,特别是在工艺、电压和温度 (PVT) 变化的背景下。
Bringing Low-Frequency Noise into Focus
➀ Primarius (芯华章) 推出了 981X 系列产品,这是一项针对先进半导体节点至关重要的晶圆级低频噪声 (LFN) 表征方案。
➁ 该方案解决了获取高质量、可复现噪声数据的挑战,提升了低频噪声测量计量的标准。
➂ 这项技术对于分析器件的可靠性和性能至关重要,特别是在工艺、电压和温度 (PVT) 变化的背景下。
CEO Interview with Masha Petrova of Nullspace
➀ Nullspace公司CEO Masha Petrova博士分享了其在工程软件领域的深厚背景,以及公司专注于射频(RF)和量子计算电磁仿真软件的研发方向。
➁ 访谈深入探讨了传统EDA(电子设计自动化)软件面临的挑战,以及Nullspace如何利用人工智能技术来提升仿真的精度与速度。
➂ Petrova强调了在复杂工程软件中优化用户体验与提升可访问性的重要性,致力于弥合专业物理仿真与通用易用性之间的鸿沟。
CEO Interview with Masha Petrova of Nullspace
➀ Nullspace公司CEO Masha Petrova博士分享了其在工程软件领域的深厚背景,以及公司专注于射频(RF)和量子计算电磁仿真软件的研发方向。
➁ 访谈深入探讨了传统EDA(电子设计自动化)软件面临的挑战,以及Nullspace如何利用人工智能技术来提升仿真的精度与速度。
➂ Petrova强调了在复杂工程软件中优化用户体验与提升可访问性的重要性,致力于弥合专业物理仿真与通用易用性之间的鸿沟。
Navigating SoC Tradeoffs from IP to Ecosystem
➀ 构建复杂的系统级集成电路(SoC)需要细致的规划、战略决策以及硬件和软件领域之间的协作,以降低固有的风险。
➁ 在RISC-V峰会上,安德斯技术(Andes Technology)的达伦·琼斯(Darren Jones)分享了SoC设计中的关键权衡,强调了知识产权(IP)模块的作用以及构建强大生态系统对成功实现SoC的重要性。
➂ 文章强调,SoC开发不仅限于技术设计,还需要与可用的IP解决方案、软件支持和合作伙伴网络相协调,以实现市场就绪的产品。
Reimagining Architectural Exploration in the Age of AI
➀ 这篇文章探讨了在现有竞争平台基础上添加加速器(如视频、音频、机器学习)时,利用AI技术优化架构探索的方法;
➁ 重点在于加速器与软件的分区策略,以及如何优化功耗(Power)、性能(Performance)和面积(Area,PPA)指标;
➂ 强调了AI在设计流程中的应用,可以帮助工程师更有效地探索各种架构方案,提高设计效率和性能。
Navigating SoC Tradeoffs from IP to Ecosystem
➀ 构建复杂的系统级集成电路(SoC)需要细致的规划、战略决策以及硬件和软件领域之间的协作,以降低固有的风险。
➁ 在RISC-V峰会上,安德斯技术(Andes Technology)的达伦·琼斯(Darren Jones)分享了SoC设计中的关键权衡,强调了知识产权(IP)模块的作用以及构建强大生态系统对成功实现SoC的重要性。
➂ 文章强调,SoC开发不仅限于技术设计,还需要与可用的IP解决方案、软件支持和合作伙伴网络相协调,以实现市场就绪的产品。
Imec and Japan’s ASRA standardise on auto chiplets
➀ Imec 与日本高级系统级集成电路汽车研究组织(ASRA)宣布了一项战略对齐倡议,旨在对汽车应用的Chiplet架构进行标准化 harmon化;
➁ 该合作侧重于开发统一的规范和接口,以实现汽车Chiplet集成,加快采用速度并提高可靠性;
➂ 这一合作预计将推动汽车半导体解决方案的进步,为下一代车辆计算和安全系统提供支持。
Semi manufacturing equipment sales to grow 9% this year and 7.3% next.
➀ SEMI 预计,半导体制造设备销售额将在2026年增长约9%,达到1260亿美元,2027年将再次增长7.3%,达到13.5亿美元;
➁ 这一增长的主要推动力量来自中国、台湾及其他区域市场;
➂ 该数据发布自电子周刊(Electronics Weekly)的报道。
Reimagining Architectural Exploration in the Age of AI
➀ 这篇文章探讨了在现有竞争平台基础上添加加速器(如视频、音频、机器学习)时,利用AI技术优化架构探索的方法;
➁ 重点在于加速器与软件的分区策略,以及如何优化功耗(Power)、性能(Performance)和面积(Area,PPA)指标;
➂ 强调了AI在设计流程中的应用,可以帮助工程师更有效地探索各种架构方案,提高设计效率和性能。
S2C, MachineWare, and Andes Introduce RISC-V Co-Emulation Solution to Accelerate Chip Development
➀ S2C、MachineWare 和 Andes 联合推出一体化 RISC-V 协同仿真解决方案,以应对基于 RISC-V 的芯片设计日益增长的复杂性;
➁ 该方案集成 MachineWare 的 SIM-V 虚拟平台、S2C 的 Genesis Architect 和 Prodigy FPGA 原型系统,以及 Andes 的高性能处理器技术;
➂ 该解决方案旨在通过多公司协作,加速 RISC-V 芯片的开发流程,提高设计效率和可靠性。
A Webinar About Electrical Verification – The Invisible Bottleneck in IC Design
➀ 电气规则检查(ERC)是IC设计流程中的标准步骤,但传统的ERC工具在全自定义模拟、混合信号或先进节点数字设计等复杂设计中存在隐含的局限性。
➁ 这些局限性可能导致现代芯片开发过程中出现显著的验证难题和瓶颈。
➂ 该网络研讨会探讨如何克服电气验证中这些隐形的障碍,以应对下一代IC设计的挑战。