S2C、MachineWare 和 Andes 技术公司今日宣布联合推出一体化的 RISC-V 协同仿真解决方案，旨在解决基于 RISC-V 的芯片设计日益复杂的问题。该方案融合了 MachineWare 的 SIM-V 虚拟平台、S2C 的 Genesis Architect 和 Prodigy FPGA 原型系统，以及 Andes 的高性能 RISC-V 处理器技术，通过虚拟平台和硬件原型系统的结合，既能快速验证系统架构，又能在 FPGA 上实现高速原型验证，从而显著缩短芯片开发周期。
RISC-V 是一种开源指令集架构，越来越受到业界关注，但其设计复杂性也带来了挑战。传统的单一仿真方法难以满足需求，而协同仿真则通过整合模拟、硬件原型和调试工具，为设计师提供全面的开发环境。本合作方案不仅提升了设计效率，还增强了设计的可靠性，使开发商能够更快地将 RISC-V 芯片推向市场。
该解决方案的核心在于三家公司的技术互补：MachineWare 的 SIM-V 提供了强大的系统级模拟能力；S2C 的 FPGA 原型系统支持快速硬件验证；Andes 则以其高性能、低功耗的 RISC-V 处理器设计著称。合作方表示，该方案将帮助客户应对复杂的多核、多线程和人工智能加速器设计，推动 RISC-V 生态的成熟发展。