Google’s Road Trip to RISC-V at Warehouse Scale: Insights from Google’s Martin Dixon
➀ 谷歌数据中心性能工程总监 Martin Dixon 在近期的 RISC-V 峰会上，介绍了谷歌将 RISC-V 集成到其庞大的仓库级计算基础设施中的愿景。
➁ 演讲以隐喻性的“公路旅行”为引子，探讨了在极端规模下采用 RISC-V 所面临的挑战与机遇。
➂ 这一举措凸显了 RISC-V 在谷歌未来数据中心性能工程和硬件架构中的战略重要性。
Bridging Embedded and Cloud Worlds: AWS Solutions for RISC-V Development
➀ 亚马逊云科技 (AWS) 的 Jeremy Dahan 在 2025 北美 RISC-V 峰会上发表主旨演讲，探讨了嵌入式系统开发面临的挑战。
➁ 他展示了云技术如何弥合本地硬件调试与可扩展、可共享环境之间的鸿沟。
➂ 演讲重点在于利用 AWS 的解决方案来优化 RISC-V 的开发工作流。
S2C, MachineWare, and Andes Introduce RISC-V Co-Emulation Solution to Accelerate Chip Development
➀ S2C、MachineWare 和 Andes 联合推出一体化 RISC-V 协同仿真解决方案，以应对基于 RISC-V 的芯片设计日益增长的复杂性；
➁ 该方案集成 MachineWare 的 SIM-V 虚拟平台、S2C 的 Genesis Architect 和 Prodigy FPGA 原型系统，以及 Andes 的高性能处理器技术；
➂ 该解决方案旨在通过多公司协作，加速 RISC-V 芯片的开发流程，提高设计效率和可靠性。
S2C, MachineWare, and Andes Introduce RISC-V Co-Emulation Solution to Accelerate Chip Development
➀ S2C、MachineWare 和 Andes 联合推出一体化 RISC-V 协同仿真解决方案，以应对基于 RISC-V 的芯片设计日益增长的复杂性；
➁ 该方案集成 MachineWare 的 SIM-V 虚拟平台、S2C 的 Genesis Architect 和 Prodigy FPGA 原型系统，以及 Andes 的高性能处理器技术；
➂ 该解决方案旨在通过多公司协作，加速 RISC-V 芯片的开发流程，提高设计效率和可靠性。
CAST Simplifies RISC-V Embedded Processor IP Adoption with New Catalyst Program
➀ CAST推出Catalyst™计划，通过预配置的RISC-V IP核简化嵌入式系统开发流程；
➁ 提供五款针对物联网、工业控制和边缘计算优化的处理器核，搭配免预付费的灵活授权模式；
➂ 预计缩短20-30%开发周期，降低中小型企业采用RISC-V技术的门槛。
CAST Simplifies RISC-V Embedded Processor IP Adoption with New Catalyst Program
➀ CAST推出Catalyst™计划，通过预配置的RISC-V IP核简化嵌入式系统开发流程；
➁ 提供五款针对物联网、工业控制和边缘计算优化的处理器核，搭配免预付费的灵活授权模式；
➂ 预计缩短20-30%开发周期，降低中小型企业采用RISC-V技术的门槛。
Red Semi launches Ordo1
➀ RED Semiconductor推出针对RISC-V处理器的AI加速器IP核Ordo1，专为高能效边缘AI应用设计；
➁ 该IP核在矩阵计算密集型任务中性能提升500%，功耗降低超90%，代码量缩减至标准方案的1%；
➂ 通过与Aion Silicon、Codasip合作及种子+轮融资，RED加入RISC-V国际联盟，加速商业化部署，并整合安全架构与小型化设计以降低芯片成本。
Next-Gen RISC-V MCU Redefines Edge AI
➀ Upbeat Technology与SiFive合作推出双核RISC-V MCU系列UP201/UP301，集成AI加速器，专注于超低功耗边缘AI应用。
➁ 能效达16.8 μW/MHz/DMIPS，支持400 MHz主频及近阈值电压运行，通过EDAC和SRAM优化提升可靠性，适用于可穿戴设备、无人机和物联网系统。
➂ RISC-V峰会将展示实时演示，工程样品及开发工具包已开放，助力下一代高能效AI设计。
RISC-V set to announce 25% market penetration — open-standard ISA is ahead of schedule, securing fast-growing silicon footprint
➀ RISC-V提前达成25%市场渗透率，预计2031年芯片出货量超210亿颗、收入破20亿美元；
➁ 其开放标准架构允许免费使用与定制，与ARM的授权收费模式形成鲜明对比；
➂ 边缘AI需求及谷歌、AWS、Meta等巨头的采用加速生态扩张，RISC-V可扩展性成为嵌入式领域创新关键。
Yuning Liang’s Painstaking Push to Make the RISC-V PC a Reality
➀ DeepComputing创始人梁宇宁开发出模块化RISC-V笔记本架构，用户可自主更换主板与组件，其职业生涯从软件（诺基亚、华为）转向硬件创业，并与Framework公司合作推动开放设计。
➁ 经历疫情封锁催化的技术自主需求，RISC-V从研究项目上升为国家战略级架构；早期产品Roma笔记本虽亏损但验证了市场对可触达RISC-V硬件的需求。
➂ 主要挑战在于软件生态（如Chromium浏览器缺乏原生支持）和规模化问题，通过RISE联盟和开源社区推动持续集成，加速RISC-V在AI芯片和桌面端的落地。
Yuning Liang’s Painstaking Push to Make the RISC-V PC a Reality
➀ DeepComputing创始人梁宇宁开发出模块化RISC-V笔记本架构，用户可自主更换主板与组件，其职业生涯从软件（诺基亚、华为）转向硬件创业，并与Framework公司合作推动开放设计。
➁ 经历疫情封锁催化的技术自主需求，RISC-V从研究项目上升为国家战略级架构；早期产品Roma笔记本虽亏损但验证了市场对可触达RISC-V硬件的需求。
➂ 主要挑战在于软件生态（如Chromium浏览器缺乏原生支持）和规模化问题，通过RISE联盟和开源社区推动持续集成，加速RISC-V在AI芯片和桌面端的落地。
SiFive Launches Second-Generation Intelligence Family of RISC-V Cores
➀ SiFive推出第二代RISC-V智能核心系列（X100/X200/X300/XM），主打边缘计算至数据中心的高性能低功耗AI处理；
➁ 新一代核心提供独立AI推理与加速器控制单元两种应用模式，在MLPerf Tiny基准测试中性能超Arm Cortex-M85达230%；
➂ 关键创新包括硬件指数运算加速、内存延迟容忍架构及完整的AI软件生态，支持TensorFlow/PyTorch无缝部署。
SiFive Launches Second-Generation Intelligence Family of RISC-V Cores
➀ SiFive推出第二代RISC-V智能核心系列（X100/X200/X300/XM），主打边缘计算至数据中心的高性能低功耗AI处理；
➁ 新一代核心提供独立AI推理与加速器控制单元两种应用模式，在MLPerf Tiny基准测试中性能超Arm Cortex-M85达230%；
➂ 关键创新包括硬件指数运算加速、内存延迟容忍架构及完整的AI软件生态，支持TensorFlow/PyTorch无缝部署。
SiFive 2nd Gen Intelligence Family Launched
➀ SiFive推出针对AI应用设计的第二代RISC-V处理器系列，在缩小芯片尺寸、降低功耗的同时强化了加速器IP集成；
➁ 新系列包含X100/X200/X300/XM多款型号，通过RVA23标准化提升软件兼容性，并引入SSCI和VCIX双接口优化加速器控制；
➂ 采用可配置缓存架构和改进的指数函数计算单元，在保证灵活性的同时提升AI加速性能，适用于从嵌入式控制到大型AI加速器的多种场景。
Beyond Traditional OOO: A Time-Based, Slice-Based Approach to High-Performance RISC-V CPUs
➀ 高性能CPU设计正从传统乱序执行（OOO）架构转向基于时间的OOO架构，通过RISC-V开放生态解决功耗与扩展性瓶颈；
➁ Condor Computing的Cuzco处理器采用模块化设计与时间资源矩阵（TRM），通过预测性调度实现动态能效调节，适用于数据中心、移动设备及车载场景；
➂ 该架构在性能/功耗比、验证效率及指令集扩展性上具备优势，为RISC-V在AI、网络加速等领域挑战x86/ARM奠定基础。
Beyond Traditional OOO: A Time-Based, Slice-Based Approach to High-Performance RISC-V CPUs
➀ 高性能CPU设计正从传统乱序执行（OOO）架构转向基于时间的OOO架构，通过RISC-V开放生态解决功耗与扩展性瓶颈；
➁ Condor Computing的Cuzco处理器采用模块化设计与时间资源矩阵（TRM），通过预测性调度实现动态能效调节，适用于数据中心、移动设备及车载场景；
➂ 该架构在性能/功耗比、验证效率及指令集扩展性上具备优势，为RISC-V在AI、网络加速等领域挑战x86/ARM奠定基础。
Basilisk at Hot Chips 2025 Presented Ominous Challenge to IP/EDA Status Quo
➀ Basilisk是一颗采用全开源EDA工具链开发的RISC-V SoC，基于德国IHP 130nm BiCMOS工艺流片，可完整运行Linux系统；
➁ 此项目颠覆传统IP/EDA商业模式，美国半导体巨头因利润依赖而创新停滞，中欧则加速发展自主可控芯片技术；
➂ 开源工具Yosys和OpenROAD实现从RTL到GDSII全流程，芯片在0.88V-1.64V电压范围展现能效优化，为下一代22nm FD-SOI设计奠定基础
Basilisk at Hot Chips 2025 Presented Ominous Challenge to IP/EDA Status Quo
➀ Basilisk是一颗采用全开源EDA工具链开发的RISC-V SoC，基于德国IHP 130nm BiCMOS工艺流片，可完整运行Linux系统；
➁ 此项目颠覆传统IP/EDA商业模式，美国半导体巨头因利润依赖而创新停滞，中欧则加速发展自主可控芯片技术；
➂ 开源工具Yosys和OpenROAD实现从RTL到GDSII全流程，芯片在0.88V-1.64V电压范围展现能效优化，为下一代22nm FD-SOI设计奠定基础
GlobalFoundries 2025 Update GTS25
➀ 格芯（GlobalFoundries）作为全球领先的半导体代工厂，专注于汽车、物联网和自主系统领域，采用FD-SOI、FinFET等成熟技术。
➁ 公司2025年Q2营收达16.88亿美元，达成多项战略合作（如大陆集团）并收购MIPS Technologies，扩展RISC-V处理器IP以支持AI应用。
➂ 尽管面临供应链和地缘政治挑战，格芯通过绿色制造和区域化策略（如“中国本土化”）巩固了其全球第三大代工企业的地位。
GlobalFoundries 2025 Update GTS25
➀ 格芯（GlobalFoundries）作为全球领先的半导体代工厂，专注于汽车、物联网和自主系统领域，采用FD-SOI、FinFET等成熟技术。
➁ 公司2025年Q2营收达16.88亿美元，达成多项战略合作（如大陆集团）并收购MIPS Technologies，扩展RISC-V处理器IP以支持AI应用。
➂ 尽管面临供应链和地缘政治挑战，格芯通过绿色制造和区域化策略（如“中国本土化”）巩固了其全球第三大代工企业的地位。
