静默数据损坏（Silent Data Corruption, SDC）是现代半导体设计，尤其是人工智能（AI）数据中心等高性能计算（HPC）环境中面临的一项严峻挑战。

在2025年台积电OIP（Open Innovation Platform）生态系统论坛上，博通（Broadcom Inc.）与西门子EDA（Siemens EDA）联合发表的演讲深入探讨了这一问题。SDC是指在数据传输或处理过程中，由于硬件缺陷（如逻辑错误、位翻转等）导致数据发生错误，而系统却无法察觉该错误，最终输出错误结果的现象。在AI模型训练等场景中，这种错误可能会导致数周的计算成果报废，造成巨大的时间和经济损失。

为了解决这一难题，博通与西门子EDA提出了一种创新的「系统内嵌入式确定性测试」（In-System Embedded Deterministic Testing）方案。该方案的核心在于将硬件测试逻辑直接嵌入到芯片设计中，并利用软件在操作系统（OS）运行期间进行实时、确定性的故障检测。

与传统的生产测试（Post-Si Test）不同，这种测试方法具有以下显著优势：

1. 确定性测试（Deterministic Testing）： 区别于依赖概率的内建自测试（BIST），该方法能够确保故障被稳定复现和捕捉，从而提高测试的置信度。

2. 系统内运行（In-System）： 测试直接在实际的系统环境中执行，能够检测出仅在特定工作负载或复杂操作环境下才会暴露的故障。

3. 嵌入式（Embedded）： 硬件开销极低，通过复用现有的调试接口（如JTAG）和嵌入式监控模块，实现了高效的故障诊断。

这一解决方案不仅有助于在芯片量产前发现设计阶段的潜在缺陷，还能在芯片部署后持续监控系统健康状况，为AI芯片及HPC系统的稳定性提供了强有力的技术保障，是应对先进制程（如3nm及以下）日益复杂的可靠性挑战的关键技术进展。