Intel confirms Arrow Lake refresh set for 2026, Nova Lake later that year — company admits there are 'holes to fill on the desktop front,' says it is 'confident in the roadmap'
➀ 英特尔确认2026年推出Arrow Lake升级版，Nova Lake将于同年底压轴登场，时间线或延续至2027年；
➁ 承认桌面处理器存在性能短板，但对技术路线图保持信心；
➂ 需直面AMD Zen 6处理器的竞争，且Nova Lake换用新插槽将限制用户升级路径。
SiFive 2nd Gen Intelligence Family Launched
➀ SiFive推出针对AI应用设计的第二代RISC-V处理器系列，在缩小芯片尺寸、降低功耗的同时强化了加速器IP集成；
➁ 新系列包含X100/X200/X300/XM多款型号，通过RVA23标准化提升软件兼容性，并引入SSCI和VCIX双接口优化加速器控制；
➂ 采用可配置缓存架构和改进的指数函数计算单元，在保证灵活性的同时提升AI加速性能，适用于从嵌入式控制到大型AI加速器的多种场景。
Revolutionizing Processor Design: Intel’s Software Defined Super Cores
➀ 英特尔通过软硬件协同设计专利「软件定义超级核心」（SDC），在不增加物理核心数量的前提下提升单线程性能；
➁ 借助「虫洞地址」实现指令段跨核心并行执行，保持程序顺序性同时突破传统频率提升的能效瓶颈；
➂ 该技术能效提升20-30%，并可动态切换单线程/多线程模式，降低对先进制程工艺的依赖。
Revolutionizing Processor Design: Intel’s Software Defined Super Cores
➀ 英特尔通过软硬件协同设计专利「软件定义超级核心」（SDC），在不增加物理核心数量的前提下提升单线程性能；
➁ 借助「虫洞地址」实现指令段跨核心并行执行，保持程序顺序性同时突破传统频率提升的能效瓶颈；
➂ 该技术能效提升20-30%，并可动态切换单线程/多线程模式，降低对先进制程工艺的依赖。
AMD launches Ryzen 5 9500F, claiming up to 24% faster than Ryzen 5 7500F in gaming — Zen 5 chip launches as a China-exclusive for now
➀ AMD推出中国独占款锐龙5 9500F处理器，采用Zen 5架构，配备6核12线程，加速频率达5GHz；
➁ 游戏性能较前代7500F提升最高24%，基准测试平均领先15%，但无核显设计；
➂ 首发定价1299元（约180美元），与更高端的9600系列持平，需优化定价策略以吸引用户。
Beyond Traditional OOO: A Time-Based, Slice-Based Approach to High-Performance RISC-V CPUs
➀ 高性能CPU设计正从传统乱序执行（OOO）架构转向基于时间的OOO架构，通过RISC-V开放生态解决功耗与扩展性瓶颈；
➁ Condor Computing的Cuzco处理器采用模块化设计与时间资源矩阵（TRM），通过预测性调度实现动态能效调节，适用于数据中心、移动设备及车载场景；
➂ 该架构在性能/功耗比、验证效率及指令集扩展性上具备优势，为RISC-V在AI、网络加速等领域挑战x86/ARM奠定基础。
Beyond Traditional OOO: A Time-Based, Slice-Based Approach to High-Performance RISC-V CPUs
➀ 高性能CPU设计正从传统乱序执行（OOO）架构转向基于时间的OOO架构，通过RISC-V开放生态解决功耗与扩展性瓶颈；
➁ Condor Computing的Cuzco处理器采用模块化设计与时间资源矩阵（TRM），通过预测性调度实现动态能效调节，适用于数据中心、移动设备及车载场景；
➂ 该架构在性能/功耗比、验证效率及指令集扩展性上具备优势，为RISC-V在AI、网络加速等领域挑战x86/ARM奠定基础。
Intel Xeon Clearwater Forest with 288 Cores on Intel 18A at Hot Chips 2025
➀ 英特尔在Hot Chips 2025大会上发布了新一代至强Clearwater Forest处理器，基于Intel 18A工艺和3D封装技术，拥有288个核心，较前代Sierra Forest在缓存、能效核及内存带宽上全面提升；
➁ 该处理器采用全小核设计，专注多线程能效场景，前端解码宽度从6路增至9路，执行端口翻倍至26个，SPECint 2017性能提升17%；
➂ 通过Foveros Direct 3D堆叠和背面供电技术（BSPDN），其双路系统支持DDR5-8000内存（总带宽1300GB/s），英特尔宣称其机架级能效比上代提升3.5倍，适用于高密度数据中心。
AMD's unreleased Ryzen 5 5500X3D is reportedly 12% faster in multi-core performance in Geekbench — budget Zen 3 chip spotted running in Linux
➀ AMD专供拉丁美洲市场的Ryzen 5 5500X3D在Geekbench多核测试中比非X3D版本快12%；
➁ 配备96MB 3D V-Cache缓存，弥补初代5500缓存短板，显著提升游戏与生产力表现；
➂ 尽管性能优异，但185美元定价在欧美市场缺乏竞争力，因此仅面向对价格更敏感的拉美地区发售。
AMD Ryzen 5 5500X3D shows up on PassMark
Intel's unannounced Core Ultra 7 254V Lunar Lake chip leaks out in new benchmarks — scores worse than entry-level Core Ultra 5 228V in early multi-core tests, but on par in single-core
➀ 英特尔未发布的酷睿Ultra 7 254V Lunar Lake在PassMark基准测试中多核性能比256V低12.8%，甚至不及入门级Ultra 5 228V；
➁ 该芯片定位低端笔记本市场，虽保留8核与缓存设计，但内存配置或进一步缩水；
➂ Lunar Lake平台以能效和板载内存见长，254V有望为追求性价比的轻薄本提供「入门级高端体验」。
What XiangShan Got Right—And What It Didn’t Dare Try
➀ 基于RISC-V的香山项目通过模块化设计和成熟的推测执行技术实现高性能，性能可对标ARM处理器；
➁ 尽管香山在开源工具链和迭代开发上表现卓越，但仍沿袭传统CPU范式，未能规避推测执行带来的能耗与安全漏洞问题；
➂ Simplex Micro的预测性执行架构彻底摈弃推测机制，其基于周期计数器的确定性调度技术，为RISC-V突破传统CPU设计范式提供新路径。
What XiangShan Got Right—And What It Didn’t Dare Try
➀ 基于RISC-V的香山项目通过模块化设计和成熟的推测执行技术实现高性能，性能可对标ARM处理器；
➁ 尽管香山在开源工具链和迭代开发上表现卓越，但仍沿袭传统CPU范式，未能规避推测执行带来的能耗与安全漏洞问题；
➂ Simplex Micro的预测性执行架构彻底摈弃推测机制，其基于周期计数器的确定性调度技术，为RISC-V突破传统CPU设计范式提供新路径。
Intel CEO Lip-Bu Tan expected to visit Trump to address China links — duo tipped to have 'wide-ranging' conversation to address national security concerns
➀ 英特尔CEO陈立武将与特朗普会面，澄清个人及公司与中国的关联，并强调英特尔对美国半导体自主化的支持。
➁ 英特尔近年市值暴跌50%，计划裁员25%，俄亥俄州工厂建设放缓，同时因接受《芯片法案》80亿美元资助面临国家安全审查。
➂ 特朗普政府计划对境外芯片生产征收100%关税，并要求英伟达等企业与中国AI GPU交易中分享收入，加剧中美科技博弈。
CT scan peels back the layers of time to reveal the engineering within Intel’s iconic 386 CPU — exposing intricate pin mapping, hidden power planes, and more
➀ Ken Shirriff通过CT扫描技术揭示了Intel 386 CPU六层陶瓷封装的复杂结构，包括35微米金键合线与多层铜质电源层。
➁ 封装设计在微米级晶片与毫米级引脚间搭建桥梁，通过银填充环氧树脂散热并接地，确保芯片稳定运行。
➂ 这款芯片标志着Intel从低引脚数限制转向高密度封装，为早期多任务PC奠定技术基础。
