CMOS 2.0 is Advancing Semiconductor Scaling
CMOS 2.0推动半导体微缩技术发展
① 比利时微电子研究中心（imec）通过晶圆混合键合（250nm间距）和背面供电网络（BSPDN），实现逻辑/存储单元的异质三维堆叠；
② 采用120nm间距纳米硅穿孔（TDV）和超薄晶圆减薄技术，将移动SoC的IR压降降低122mV，优化供电效率；
③ 系统-技术协同优化（STCO）策略，支持功能层专业化分工，在2nm节点实现22%面积节省，突破传统摩尔定律限制。
半导体行业最新 #BSPDN 相关新闻
CMOS 2.0 is Advancing Semiconductor Scaling
CMOS 2.0推动半导体微缩技术发展
① 比利时微电子研究中心（imec）通过晶圆混合键合（250nm间距）和背面供电网络（BSPDN），实现逻辑/存储单元的异质三维堆叠；
② 采用120nm间距纳米硅穿孔（TDV）和超薄晶圆减薄技术，将移动SoC的IR压降降低122mV，优化供电效率；
③ 系统-技术协同优化（STCO）策略，支持功能层专业化分工，在2nm节点实现22%面积节省，突破传统摩尔定律限制。