半导体技术公司NanoIC近日正式宣布扩展其工艺设计套件(PDK)产品组合，首次推出面向A14逻辑电路和嵌入式eDRAM存储器的工艺设计解决方案。这一重大进展彰显了该公司在尖端制程节点领域支持先进芯片设计的能力提升。
此次发布的PDK组合包含两大核心模块：A14逻辑电路设计套件支持14埃米级超精细制程设计规则，集成了当前最先进的晶体管级优化方案；eDRAM存储器PDK则提供了高密度嵌入式动态随机存储器的完整设计流程，其存储单元密度相比传统SRAM解决方案提升超过3倍。
技术专家指出，该PDK平台的突破性在于实现了逻辑电路与存储单元的协同优化。通过创新的设计-工艺协同优化(DTCO)方法，可使采用该方案的系统级芯片(SoC)在同等制程下性能提升12%-15%，同时动态功耗降低约18%。
行业分析师认为，这项技术将特别有利于人工智能加速器、高端移动处理器和云计算芯片的开发。当前半导体行业正面临存储墙(Memory Wall)的严峻挑战，而NanoIC此次推出的集成存储器解决方案恰可缓解数据密集型应用的带宽瓶颈问题。
本文源自SemiWiki半导体技术门户，详述了PDK技术在先进制程开发中的关键作用。