作者页面描述
8月5日
McClean Report June 2026: Q2 Semiconductor Market Forecast Update
2026年6月麦肯锡报告：二季度半导体市场预测更新➀ 全球半导体市场预计在2026年增长98.3%，达到1.7万亿美元，主要由人工智能基础设施和先进逻辑及存储器件的供应限制推动。
➁ 总存储器市场预计在2026年增长298%，其中HBM由于为AI加速器提供高内存带宽而成为关键驱动因素。
➂ MOS逻辑市场预计在2026年增长32%，GPU是主要增长动力。
Imec Unlocks System-Level III-V Chiplet Integration on Si-CMOS with Advanced 300mm RF Silicon Interposer Platform
imec利用先进的300mm射频硅中介层平台在Si-CMOS上实现系统级III-V芯片级集成➀ imec在Si-CMOS上实现III-V芯片级集成方面取得显著进展；
➁ 先进的300mm射频硅中介层平台结合了MIMCAPs、无源器件建模和激光辅助键合技术；
➂ 平台实现了III-V芯片与硅CMOS基础设施的可扩展集成。
8月4日
DAC 2026: Accellera Luncheon Panel on Embracing AI for Advanced Design and Verification
DAC 2026：拥抱AI进行先进设计和验证的Accellera午餐研讨会➀ DAC 2026上，AI成为热门话题，讨论了旨在提高先进半导体和系统上市时间和质量的新工具和系统。
➁ 讨论了AI和机器学习集成到EDA流程中带来的互操作性、数据交换、信任和可重复性问题。
➂ 关键议题包括工具互交换的数据格式、基于Python的AI/ML集成API以及知识库的标准格式。
Shift Left with S2C Prodigy: From RTL Verification to Real-World Software Validation
使用S2C Prodigy向左移动：从RTL验证到实际软件验证➀ 现代SoC团队正将系统验证提前进行，足够早，以便在首次硅芯片到来之前对固件、操作系统、驱动程序、应用程序和外接接口进行练习。
➁ RTL模拟仍然是详细功能验证的基础，但FPGA原型设计对于预硅验证和实际运行至关重要。
➂ S2C的Prodigy平台结合了可伸缩的基于FPGA的硬件、自动化实现和系统控制，为软件驱动的验证提供速度和连接性。
How SOCAMM2 Could Reshape Server Memory for AI
SOCAMM2如何重塑服务器内存以适应人工智能➀ 随着人工智能系统变得更大、更复杂，内存带宽和能效对服务器设计至关重要；
➁ SOCAMM2将LPDDR5X内存引入服务器形态，解决了传统LPDDR在服务器环境中的局限性；
➂ SOCAMM2提升了AI服务器的可维护性、可扩展性和冷却选项；
➃ Rambus通过包括电源管理和LPDDR5X优化的服务器模块芯片组支持SOCAMM2。
8月3日
Executive Interview with James Huang of AlChip
Alchip技术公司James Huang的执行访谈➀ Alchip技术公司工程总监James Huang讨论了公司在多芯片封装方面的成就以及AI ASIC创新的未来步骤。
➁ 由于计算性能扩展的限制，高级封装已成为许多AI和HPC设计的架构要求。
➂ CoWoS被视为系统架构的组成部分，影响设计方面，如芯片分区、内存架构、电源交付和热管理。
➃ Alchip拥有CoWoS-S和CoWoS-R技术的经验，支持AI、HPC和网络领域的各种客户项目。
➄ 基于CoWoS的ASIC程序中的关键设计决策包括芯片分区、HBM组织、晶圆尺寸优化、电源预算和封装选择。
➅ 在大型CoWoS设计中，电源交付和热性能至关重要，需要系统级协调和早期热分析。
➆ CoWoS设计中的验证复杂性增加，需要集成验证方法。
➇ CoWoS-S、CoWoS-R和CoWoS-L针对不同的设计和市场要求，选择取决于架构、带宽、功率目标和成本。
Synopsys Demonstrates Leadership in AI-Powered Engineering at 2026 DAC Chips to Systems Conference
2026年DAC芯片到系统大会上，Synopsys展示AI驱动工程领导力➀ Synopsys在2026年DAC大会上展示了智能的端到端技术；
➁ 公司强调了AI在管理半导体行业复杂性中的重要性；
➂ Synopsys提出了一种连接的方法，其中AI能力支持设计师在整个工程流程中；
➃ 公司强调了现代产品开发中芯片、封装和系统的融合；
➄ 讨论了Synopsys在硅知识产权方面的领导地位，强调了AI辅助设计和验证的作用。
CEO Interview with Joseph Krause of Radical AI
Radical AI CEO Joseph Krause 采访➀ Radical AI正在开发一种新的材料研发流程，旨在加速半导体开发；
➁ 该公司的人工智能自驱动实验室自动化了材料发现过程；
➂ Radical AI专注于结构高熵合金金属和半导体材料，如互连和介电体。
8月2日
CEO Interview with Chuck McClish of of Lattrex Inc.
Lattrex公司创始人Chuck McClish的CEO访谈➀ Lattrex公司是一家无晶圆厂半导体初创公司，正在开发Kyttar，一种用于实时信号处理的异步、无时钟可重构处理器。
➁ 创始人Chuck McClish在Microchip Technology拥有15年的芯片设计和验证经验。
➂ 公司采用异步、自定时设计方法来应对实时信号处理应用中的功率和尺寸限制。
7月31日
DAC 2026: The Trouble with John Cooley’s Troublemaker Panel
DAC 2026：约翰·库利麻烦制造者小组的困境➀ 约翰·库利已经连续几年在DAC上主持麻烦制造者小组，该小组由EDA行业的资深高管组成；
➁ 小组聚焦于设计流程中的AI，讨论了其影响和成熟度；
➂ 主要见解包括第五级AI芯片设计的进展、通过标准实现互操作性和Synopsys收购Ansys。
The Difference Between CoWoS-S and CoWoS-R
CoWoS-S 与 CoWoS-R 之间的区别➀ CoWoS-S 和 CoWoS-R 是台积电的两种先进封装平台；
➁ 这两种技术都在单个封装内结合高性能处理器、芯片和 HBM；
➂ CoWoS-S 使用硅中介层以实现高互连密度，而 CoWoS-R 使用 redistribution-layer 中介层以实现可扩展性和灵活性。
7月30日
From Photonics Precision to Repeatable Evidence
从光子学精度到可重复证据：光探测成为硅光子制造的边界➀ 讨论了硅光子学中光学对齐的精度；
➁ 强调了在不同设备和生产批次中重复相同光学结果所面临的挑战；
➂ 解释了光子探测在制造中的重要性，包括其在自动化和可重复测试中的作用。
Industry’s First Certified Automotive Grade PUF for Software Defined Vehicles
行业首个认证的汽车级PUF，为软件定义车辆提供安全保障➀ 软件定义车辆（SDVs）正在改变汽车行业；
➁ 行业首个汽车级PUF IP已获得功能安全和汽车网络安全认证；
➂ PUF技术从每个芯片的独特物理特性中提取密钥，减少了攻击面并加强了设备认证。
Formal Acceleration on FPGA. Innovation in Verification
基于FPGA的正式加速：验证领域的创新➀ 将硬件加速扩展到正式验证是一个强大的想法；
➁ SAT-Accel是一个新的基于FPGA的SAT求解器，实现了许多现代CPU SAT求解器的策略；
➂ SAT-Accel在最佳之前的基于FPGA的SAT求解器SAT-Hard上实现了800倍的速度提升。
7月29日
Previewing FMS 2026: The Next Frontier of Enterprise Memory, CXL, and AI-Era Storage
展望2026年FMS：企业内存、CXL和AI时代存储的下一个前沿➀ 存储领域正因生成式AI和以数据为中心的工作负载的增长而迅速演变。
➁ 2026年FMS专注于重塑数据中心的具体硬件发展。
➂ 计算表达式链（CXL）和高带宽内存是技术会议的中心话题。
➃ 主题演讲者包括Kioxia America、Nvidia、三星电子、SK hynix、美光科技等。
➄ 2026年FMS将于2026年8月4日至6日在圣克拉拉会议中心举行。
ASIC-to-FPGA Turnkey Prototyping Bundle: A Practical Path to Earlier Hardware Validation
ASIC到FPGA一键式原型制作套件：早期硬件验证的实用途径➀ RTL模拟与首次硅芯片之间的差距是ASIC设计团队的关键阶段；
➁ S2C的ASIC到FPGA一键式原型制作套件旨在通过提供从ASIC RTL到操作FPGA原型的结构化途径来缩小这一差距；
➂ 该套件结合了原型制作基础设施、实施工作流程和技术支持，将大型ASIC设计转变为可用的验证平台；
➃ 原型可以在硅芯片可用之前启用固件和操作系统开发，支持长时间回归测试，并促进架构验证。
WAVE-J: Redefining High-Performance JPEG for the 8K Era
WAVE-J：重新定义8K时代的高性能JPEG➀ Chips&Media的WAVE-J是一款高性能JPEG编解码器核心，专为高级成像系统设计；
➁ 它支持8K级应用，提供高吞吐量和灵活的像素格式；
➂ WAVE-J在CODAJ12V架构上实现了显著的性能提升；
➃ 核心支持高达64K × 64K的大图像尺寸和多种色度格式；
➄ 它包括预处理和后处理、比特流连接和色彩空间转换等高级功能。
7月28日
Interview with Simon Davidmann, AI + EDA Researcher and Former CEO of Imperas
与Simon Davidmann的访谈：AI + EDA研究人员和前Imperas首席执行官➀ Simon Davidmann是一位享誉全球的EDA行业先驱，拥有超过40年的仿真和验证经验。
➁ 他在2005年创立了Imperas，后被Synopsys收购，并在那里担任副总裁。
➂ 现任南安普顿大学AI + EDA研究人员，专注于AI在硬件验证中的应用。
Quadric Extends Series C to $46 Million as Edge AI Demand Accelerates
边缘AI需求加速，Quadric将其C轮融资扩展至4600万美元➀ Quadric 已将其 C 轮融资扩展至 4600 万美元，由世界银行集团私营部门投资机构国际金融公司领导；
➁ Quadric 的总资本达到约 9000 万美元；
➂ Quadric 的核心技术是 Chimera 通用神经网络处理器 (GPNPU)，提供高可编程性和适应性；
➃ 公司计划利用额外资金扩大工程、客户支持和各个行业的市场能力；
➄ Quadric 的方法将更多适应性转移到指令集、编译器和软件工具链；
➅ 扩展融资轮反映了市场从仅云 AI 向分布式推理的过渡。
Security by Design: Arteris Expands Its Partnership with Arm
设计安全：Arteris与Arm扩展合作，部署Cycuity Radix硬件安全保证技术➀ Arteris与Arm扩展合作，将在下一代Arm CPU中部署Cycuity Radix硬件安全保证技术。
➁ 该扩展是在过去五年合作和Cycuity Radix在选定Arm CPU设计中的成功应用之后进行的。
➂ Cycuity Radix帮助Arm在关键CPU架构和性能特征上进行系统验证和分析。
7月27日
How early symmetry validation eliminates costly late-stage respins
早期对称性验证如何消除后期重设计的昂贵成本➀ 签核阶段的对称性违规会导致昂贵的重设计和延迟；
➁ 向左移策略将验证嵌入到设计过程中；
➂ 交互式验证工作流程使对称性验证连续进行；
➃ 消除验证等待状态和对称性验证的民主化；
➄ 通过即时反馈压缩设计迭代周期；
➅ 如Calibre RealTime等使能技术实现即时验证。
Rethinking Formal Verification in the AI Era
人工智能时代重新思考形式验证➀ 形式验证对于硬件团队至关重要，但它仍然是一种专业干预，而不是验证的标准部分。
➁ 人工智能和自动化技术的进步表明，使断言更便宜、更快地组装测试平台以及启动更多证明。
➂ 挑战不仅仅是证明一个属性，而是确定应该验证什么，在哪些假设下进行验证，以及什么构成了充分的证据。
CEO Interview with Ann Wu and Akash Levy of Silimate
Silimate公司创始人兼CEO Ann Wu和Akash Levy访谈➀ Ann Wu和Akash Levy分别是Silimate的联合创始人兼CEO和CTO；
➁ Silimate专注于AI原生工具和代理，用于芯片设计和调试；
➂ Silimate的目标是将芯片设计和调试时间从12-18个月缩短到3个月；
➃ Silimate的工具被财富500强企业和芯片独角兽公司使用，以加速前端迭代和收敛；
➃ Silimate的技术帮助实现PPA优化和高效修复功能故障；
➄ Silimate通过代理原生EDA工具和针对设计、PPA和调试的LLM微调来区分自己。
From Process Learning to Production Control: Characterization for the Era of Heterogeneous Systems
从工艺学习到生产控制：异构系统时代的表征➀ 表征一直是半导体创新的基础，它推动了工艺学习和对晶体管行为的理解。
➁ 从晶体管优化转向异构系统需要表征技术的演变。
➂ 先进封装和芯片组增加了制造复杂性，需要系统感知的表征。
➃ 制造流程中的数据与知识连续性对于生产智能至关重要。
➄ 表征从工艺验证层进化到生产智能层。
7月26日
How Fast Can a Performance Model Actually Be Built?
性能模型实际建设速度有多快？➀ 性能模型通常被认为是一项耗时的工作，但Simplex Micro与CircuitSutra的合作展示了一种更快的方法；
➁ 标量-向量性能模型大约在三个月内开发完成，支持真实工作负载并进行了与RTL的相关性验证；
➂ 速度是通过可重用的基础和简单的建模方法实现的；
➃ 模型包含一个可视化层以进行更好的分析，并且已准备好供设计团队独立使用。
How Fast Can a Performance Model Actually Be Built?
性能模型的实际构建速度有多快？➀ 性能模型通常被认为是一个耗时且耗力的过程。
➁ SimplEx Micro 的标量-向量性能模型与 CircuitSutra 合作开发，并在短时间内取得了显著成果。
➂ 性能建模速度的关键在于重用基础结构，这使得模型能够快速适应新的微架构。
➃ 性能模型包括一个可视化层，帮助设计人员理解性能瓶颈。
CEO Interview with Ohad Agami of Hiveware
与Hiveware的Ohad Agami首席执行官访谈➀ Hiveware是一家成立于2023年的以色列半导体验证公司；
➁ 他们推出的产品HiveSim是一款面向现代多核计算和云规模的下一代SystemVerilog模拟器；
➂ HiveSim旨在在芯片验证中实现显著的性能提升，减少运行时间和调试时间。
Five Myths about the Current Memory Boom
关于当前内存繁荣的五大迷思➀ 当前的半导体内存繁荣主要由人工智能驱动；
➁ HBM的需求增长速度快于供应；
➂ 内存收入和利润激增；
➃ 市场份额稳定，新玩家如YMTC和CXMT正在增长；
➄ 内存市场不再像过去那样；
➅ 新进入内存市场的企业面临重大挑战。
7月24日
TSMC CoPoS Versus Intel EMIB Semiconductor Packaging
台积电CoPoS与英特尔EMIB半导体封装对比➀ 台积电的CoPoS和英特尔的EMIB都针对整合大型、异构芯片组件系统的问题；
➁ CoPoS是一个面板级封装平台，旨在扩展基板规模和生产力，而EMIB是一种局部硅桥架构；
➂ CoPoS专注于广泛的布线连接，而EMIB创建点对点链接；
➃ 两种技术都面临热挑战，CoPoS可能实现更大的组件，而EMIB需要先进的散热器；
➃ CoPoS预计将惠及台积电现有的生态系统，而EMIB在集成来自各种来源的芯片方面更具灵活性。
The Silicon Shield Has Never Been Stronger!
硅盾从未如此强大！➀ 硅盾指的是台湾在先进半导体制造中的核心作用，这提高了对岛屿的军事行动的经济和战略成本。
➁ 台积电的纯代工模式使得无晶圆厂公司能够在不建立自己的制造工厂的情况下制造设计，创造了规模经济。
➂ 台积电在3nm和2nm的先进制程技术领域主导AI，由于上市时间、成本、产能和生态系统支持的限制，替代品很少。