作者页面描述
8月27日
Huawei Can’t Shrink Its Chips, So It’s Folding Them
华为芯片无法缩小，因此正在折叠它们➀ 华为推出了LogicFolding架构，旨在在不缩小晶体管的情况下提升芯片性能；
➁ 该方法侧重于信号速度而非晶体管尺寸，旨在提高密度和能效；
➂ 挑战包括热量、制造良率和设计软件，可能对性能和可靠性产生影响。
The End of “Good Enough” Timing Analysis
“足够好”时序分析的终结➀ 时序收敛一直是半导体行业设计准备就绪的可靠指标，但在先进节点上，其局限性变得越来越明显；
➁ 文章讨论了在3nm及以下节点时序分析的挑战，包括功率、抖动、占空比、老化以及余量；
➂ 强调了对完整时钟网络进行互补电气可见性的需求。
8月26日
Explosive Semiconductor Growth in 2026
2026年半导体市场爆炸性增长➀ 2026年第二季度全球半导体市场达到3680亿美元，同比增长35%，同比增长104%。
➁ 人工智能持续推动增长，如SK海力士和闪迪等内存公司报告了极端增长。
➂ 英伟达和博通等重要的AI供应商也显示出强劲的增长。
➃ 2026年半导体市场增长预测超过90%，其中内存是主要增长动力。
Intel Diamond Rapids: Building Xeon Up, Out, and Through Silicon
英特尔钻石河畔：构建向上、向外、穿硅而行的至强处理器➀ 钻石河畔是英特尔下一代至强处理器；
➁ 专为超大规模性能设计，注重数据移动、处理和保护的效率；
➂ 采用模块化架构，配备扇出布线和三维网状结构；
➃ 集成高达256个核心和1.28 GB的聚合LLC；
➄ 结合2.5D和3D集成，采用Foveros 3D Direct混合键合技术；
➅ 支持DDR5、MRDIMMs、PCIe 6.0和CXL 3.0；
➆ 具备先进的电源管理和安全功能。
A comeback journey: Rebuilding confidence through formal verification
通过形式化验证重建信心：一次回归之旅➀ 林杜·克瑞什纳在职业中断后加入Axiomise，重建信心并重新定义女性工程师的角色。
➁ Axiomise的文化促进主动学习、培训和协作环境。
➂ 克瑞什纳发展了形式化属性验证技能，展示了公司对员工成长的投入。
Bronco AI at DAC 2026, What a Difference a Year Makes
Bronco AI 在 DAC 2026 的展示：一年之差，天差地别➀ Bronco AI 在 DAC 2026 展示了用于芯片设计的代理方法；
➁ Bronco AI 专注于设计验证/调试，提供 AI、工具和系统的组合；
➂ 该公司的 AI 代理现在运行连续测试并更快地发现问题；
➃ Bronco AI 开发了与 AI 集成的 EDA 工具，以实现成本效益的设计流程；
➄ Bronco AI 的技术已部署在大型芯片公司，用于各种设计。
8月25日
Synopsys Wins the AI Silicon Brain Drain
Synopsys赢得人工智能半导体人才流失➀ Amit Gupta、Jeff Dyck 和 Ryan Silk 从 Siemens EDA 转移到 Synopsys，这是一次重要的人才流动；
➁ 他们代表了一支专业团队，专注于将人工智能应用于半导体设计，这是电子设计自动化中最具战略意义的领域之一；
➂ 这三人将帮助 Synopsys 从 AI 工具增强过渡到真正具有自主性的工程工作流程；
➃ 对于 Siemens 来说，这次人才流失将是一个有意义的竞争挫折，但并不一定致命。
Intel Wildcat Lake: Right-Sizing Silicon Without Sinking Performance
英特尔野猫湖：在保持性能的同时合理缩放硅芯片➀ 英特尔Core Series 3系列，代号为野猫湖，是源自豹湖核心超系列3架构的主流客户端系统级芯片；
➁ 专为轻薄笔记本电脑和必要边缘部署设计，该架构在CPU、GPU和NPU资源方面提供高达40个平台TOPS；
➂ 与Core Ultra Series 3相比，野猫湖在图形和NPU性能上有所降低，具有更小的封装尺寸和减少了的计算芯片面积；
➃ 平台提供两个Thunderbolt/USB4端口、六个PCIe Gen4通道以及其他I/O功能，注重成本优化。
Webinar: Warpage has a Timing Problem
webinar：翘曲具有时间问题➀ 在先进封装中，翘曲是一个时间问题，而不是建模问题；
➁ 高保真热机械分析需要大量的准备、专业知识和计算资源，导致工程团队进行限制；
➂ 突破不仅仅是分析速度的加快，而是在决策过程中使用物理学的可能性；
➃ Vinci允许实时热机械分析，从而可以做出更明智的设计决策；
➄ 应在整个过程中将翘曲视为设计约束，而不仅仅是最后；
➅ 9月16日的网络研讨会将展示实时分析对设计决策的影响。
Optimizing for Thermoelastic in Package and PCB Design from the Outset
从起点优化封装和PCB设计中的热弹性➀ 最终设计验证需要签核质量的设计工具，但它们对于早期设计探索并不适用；
➁ Vinci的AI原生计算架构承诺比现有的工具更快地评估热机械行为；
➂ Vinci的技术消除了手动网格划分的需求，并使用一个模型来处理热和机械领域。
8月24日
Avestra: Agentic AI for SystemVerilog Assertion Generation
Avestra：用于SystemVerilog断言生成的代理AI➀ 现代ASIC、SoC、CPU和GPU开发依赖于在流片前检测微妙功能缺陷的验证过程；
➁ SystemVerilog断言（SVA）对于编码时间设计意图至关重要；
➂ Avestra通过一个14代理架构解决编写、调试和集成高质量断言的挑战；
➃ Avestra的架构结合了生成模型和确定性组件；
➄ 该系统旨在将断言开发从多天的手动过程转变为几分钟的自动化过程。
Avestra: Agentic AI for SystemVerilog Assertion Generation
Avestra：用于SystemVerilog断言生成的代理人工智能➀ Avestra针对ASIC、SoC、CPU和GPU开发中有效的验证流程需求；
➁ SystemVerilog断言（SVA）对于编码时序设计意图至关重要；
➂ Avestra的14代理架构实现了持续、分阶段的验证工作流程；
➃ 系统集成了规格分析、RTL检查、不一致性解决、属性生成和验证；
➄ Avestra旨在自动化断言开发并提高验证效率。
RISC-V at Sixteen: From Modular ISA to Standardized Platforms at Hot Chips 2026
RISC-V：从模块化指令集到标准化平台，十六年来的发展➀ RISC-V 已从加州伯克利的研发架构发展成为全球性的指令集标准。
➁ 该架构强调严格的模块化，并具有四个批准的基础 ISA。
➂ 扩展添加了乘法、原子操作、浮点运算和向量等功能。
➃ RISC-V 国际组织定义了标准和保留空间，用于厂商特性。
➄ 向量处理和配置文件提供了可扩展性和可靠的软件目标。
➅ RISC-V 服务器规范包括 PCIe、IOMMU 和 UEFI 等高级功能。
Hot Chips: Evolving Memory Architectures for Artificial Intelligence
热芯片：人工智能内存架构的演变➀ 人工智能性能越来越受内存限制，而不是算术吞吐量；
➁ 高带宽内存（HBM）通过架构并行化和紧密的物理集成来解决这个问题；
➂ HBM3E通过增加信号速率、信道化、银行数量和堆栈容量，达到每堆栈约1 TB/s；
➃ 屋顶线模型解释了性能效应，HBM在加速器附近提供了数量级的带宽优势；
➄ HBM的实施带来了巨大的成本，包括增加的银行、接口电路和热通量；
➅ 可靠性必须与带宽同步增长，系统级别和芯片级别都有保护机制；
➆ 未来内存系统需要在各种组件之间进行协同优化，以实现带宽、容量、可靠性和能效的平衡交付。
Synopsys Cloud at DAC 2026
Synopsys Cloud 在 DAC 2026 的展示➀ Synopsys Cloud FlexEDA 允许设计团队在网页浏览器、本地、客户管理的虚拟私有云（VPC）或Synopsys管理的VPC中运行EDA解决方案。
➁ 这种基于云的方法承诺在相同成本下提供更快的作业运行时间和更高的生产力。
➂ FlexEDA 提供按使用付费的许可证模型，具有按分钟计费的 EDA 工具定价和按需无限许可证。
➃ Synopsys 支持主要的云服务提供商，如微软Azure、AWS和谷歌云。
➄ 基于云的EDA工作流程可以使用CI/CD进行硬件设计，从而实现敏捷协作。
The Sky’s the Limit: SiFive’s BigSky Brings RISC-V to the Datacenter
无限的天空：SiFive的BigSky将RISC-V引入数据中心➀ SiFive的BigSky SF-2U870是一款面向超大规模计算、半导体公司、软件供应商和生态系统合作伙伴的企业级开发服务器。
➁ 该平台旨在支持熟悉的企业工作流程，并提供一个实用的环境来移植软件、调整工作负载、优化模型和验证整个系统。
➂ BigSky完全符合RVA-23配置文件，为企业管理软件提供一个标准化的基础，并减少了系统启动期间通常所需的定制工程。
What Hot Chips 2026 Tells Us About What Silicon Valley Is Actually Building
2026年Hot Chips大会揭示了硅谷正在构建的内容➀ 存储器优化成为焦点，包括美光、三星、SK海力士和D-Matrix等公司正在优化现有的DRAM单元；
➁ RISC-V已成为主流标准，SiFive、Canonical、NVIDIA和Infineon等公司提供支持；
➂ GPU竞赛加剧，NVIDIA、AMD和英特尔展示了他们的最新架构；
➃ 自动驾驶成为中心话题，Waymo和BOS半导体进行展示；
➄ 人工智能实验室正在设计自己的芯片，OpenAI、谷歌和Meta引领潮流。
8月23日
Reducing EUV Exposure Dose Through Underlayer Engineering
通过底层工程降低EUV曝光剂量➀ 极紫外光刻对于先进半导体制造至关重要；
➁ 光刻胶需要提供高分辨率、低曝光剂量和低缺陷率；
➂ 阿希尼亚·昆杜及其同事的研究探讨了使用干沉积底层来降低EUV剂量；
➃ 干底层可以改善粗糙度性能并减少缺陷；
➄ 该方法对高数值孔径EUV光刻具有重要意义。
CEO Interview with Ajit Prabhu of Quest Global
与Quest Global首席执行官Ajit Prabhu的CEO访谈➀ Quest Global是一家全球工程服务公司，专注于解决复杂的工程问题；
➁ 在Ajit Prabhu的领导下，Quest Global已成长为拥有20个国家超过23,000名工程师的全球市场领导者；
➂ 公司强调抱负、谦卑和饥饿的文化，旨在成为一个有积极影响的百年企业；
➃ Quest Global利用人工智能和数字工程来提升工程能力，并加速产品开发；
➄ 公司旨在成为半导体设计中的信任伙伴，从高级设计服务到全芯片拥有；
➅ Prabhu讨论了半导体行业中的挑战和机遇，特别是定制硅的兴起以及需要更深层次的生态系统合作。
The Twelve-Month Rule Does Not Describe a New Fab
十二个月规则并不能描述一个新的晶圆厂➀ 十二个月规则并不适用于从头开始建设的新晶圆厂；
➁ 美国五个先进节点项目的建设到首次生产的平均滞后时间为45个月；
➂ TSMC的亚利桑那州工厂和英特尔晶圆厂52展示了新晶圆厂更长的时间线。
CEO Interview with Sumeet Kumar of Innatera
与Innatera CEO Sumeet Kumar的访谈➀ Innatera是一家成立于2018年的荷兰神经形态处理器公司，起源于代尔夫特理工大学。
➁ 该公司的Pulsar微控制器结合了模拟和数字脉冲神经网络处理、CNN加速、FFT引擎和RISC-V CPU。
➂ Innatera专注于低功耗、低延迟和尺寸限制的边缘人工智能应用。
8月21日
CEO Interview with Phillip Stanley-Marbell of Signaloid
与Signaloid公司CEO菲利普·斯坦利-马贝尔的访谈➀ Signaloid提供面向随机方法应用的计算平台；
➁ 公司的核心技术UxHw实现了10-100倍的性能提升；
➂ UxHw技术应用于机器人、工业自动化和金融领域；
➃ Signaloid通过实际产品演示和效率提升与竞争对手区分开来；
➄ Signaloid提供基于云的开发商平台和硬件模块；
➅ 公司与AWS和Bosch等主要玩家建立了合作关系。
How TSMC Is Wiring the AI Era With Light
台积电如何用光编织人工智能时代➀ 台积电的光学策略集中在将光输入输出与先进逻辑集成。
➁ 台积电正在开发一个硅光子晶圆代工厂平台和名为TSMC-COUPE的封装架构。
➂ 台积电的COUPE通过垂直堆叠电子和光子晶圆来解决接口挑战。
➃ 台积电旨在通过其封装内的COUPE解决方案提高能效和降低延迟。
➄ 台积电的光学技术与其3DFabric组合直接相关，用于系统级集成。
➅ 台积电正在探索更雄心勃勃的光子计算解决方案。
Intel Eyes a Memory Comeback as AI Rewrites Chip Economics
英特尔瞄准内存市场回归，AI重新定义芯片经济➀ 英特尔在放弃DRAM和NAND业务后，正在考虑重返内存技术领域；
➁ 人工智能正在通过强调带宽、延迟和数据移动来重新定义芯片经济；
➂ 英特尔的重点是将内存与处理器更紧密地集成，可能通过新的封装和互连技术实现。
8月20日
Agentrys Shows You How to Build a Multi-Agent System in 30 Minutes
Agentrys 展示如何在 30 分钟内构建多智能体系统➀ Agentrys 认为针对芯片设计的专用多智能体系统不应是一个季度长的项目；
➁ 智能体 AI 系统正变得越来越流行，用于复杂芯片设计项目，以减少设计时间并提高质量；
➂ Agentrys 的 Agentrys Studio 平台允许在约 30 分钟内构建初始智能体 AI 流程；
➃ Agentrys 将在 Hot Chips 大会展示其技术，并在 2026 年 9 月 15 日举办网络研讨会。
Questa One Updated at DAC 2026
Questa One 在 DAC 2026 更新➀ Siemens EDA 的 Abhi Kolpekwar 在 DAC 2026 上介绍了智能验证工具 Questa One，该工具集成了 AI 以提高 SoC、3D IC 和芯片项目等项目的生产力；
➁ Questa One 工具通过数据驱动的产品开发增加了更快的表现力和更高的容量级别；
➂ Tessent 产品系列在 DFT 任务中处于行业领先地位，与 DFT 验证结合使用时，可以将原本需要几周时间的 DFT 模拟缩短到只需几天；
➃ Questa One Agentic ToolKit (ATK) 提供了特定领域的智能和技能，可连接到 Siemens 的主要协调器，如 Coding Agent 和 Fuse Agent。
The Fab Is Not the Finish Line
制造厂不是终点线➀ 人工智能可能完成设计，但生产仍需实现系统；
➁ 半导体工程正变得非常强大，EDA平台正从单个设计任务扩展到越来越完整的系统分析；
➂ 多物理场仿真连接了电气、热、机械和光学行为，人工智能辅助工程正在自动化探索、优化、验证和调试的部分。
8月19日
Hot Chips 2026: Architectures for the Agentic Computing Era
2026年Hot Chips：代理计算时代的架构➀ 2026年Hot Chips大会关注计算机架构中的系统平衡；
➁ 大会包括内存技术和RISC-V的教程，以及关于CPU、GPU、汽车、FPGA、内存、网络和AI加速器的讨论；
➂ 包括IBM、英特尔、英伟达和Arm等关键玩家展示他们的最新技术和架构进步。
Latest Savage on Security Webinar Focuses on Gen-AI for Chip Design and Security
最新Savage安全研讨会聚焦于芯片设计和安全的生成式AI➀ 未来的多智能体智能助手系统将自动化和增强SoC设计和安全验证；
➁ ESD联盟邀请参与者参加关于芯片设计和安全的生成式AI的研讨会；
➂ 研讨会将讨论多智能体AI在重塑半导体创新、设计、验证和安全方面对下一代可信硅的作用。
Meet Quadric on the Road: Three Must-Attend AI Events
在旅途中遇见Quadric：必参加的三场AI活动➀ Quadric将在三个重要的行业活动中展示其可编程、本地AI的愿景；
➁ 活动包括HotChips、AI基础设施峰会和北美嵌入式世界；
➂ Quadric的Chimera通用型神经处理单元(GPNPU)作为重塑AI硅技术的一项关键技术受到关注。