作者页面描述
10月14日
A Migration Feasibility Study Can Turn an Uncertain Re-Design into a Measurable Engineering Project
迁移可行性研究可以将不确定的重设计转变为可衡量的工程项目➀ 将半导体IP迁移到新工艺技术时，往往忽视了现有物理布局中蕴含的工程知识；
➁ IN2FAB的迁移可行性研究在全面迁移或重设计前评估了重用的潜力；
➂ 研究评估了设计元素如何转换为目标工艺，并确定了需要工程干预的领域；
➃ IN2FAB的OSIRIS迁移技术保留了设计层次和结构，使物理投资可见；
➄ 可行性研究确定了自动化可以增加价值的地方，以及需要工程判断的领域；
➅ 专注于评估为估算工作量、分配资源以及定义验证要求提供了基础。
10月13日
Interview with Eric Hong, VP of Engineering at Mixel, a Silvaco Company
Mixel公司工程副总裁Eric Hong的访谈：Silvaco公司的一部分➀ Eric Hong是Mixel（Silvaco公司的一部分）的工程副总裁，领导着模拟和混合信号IP的开发，包括高速PHY和SerDes解决方案。
➁ Mixel以其对客户提供高质量PHY和SerDes IP解决方案，以及对客户成功的承诺而闻名。
➂ 客户面临着在成本上升和IP风险增加的情况下交付复杂SoC的挑战。
➃ Mixel提供端到端支持、直接访问工程团队以及成功的硅集成记录。
➄ 公司正在扩大其IP组合，以应对边缘计算和高速SerDes解决方案的需求。
Interview with Eric Hong, VP of Engineering at Mixel, a Silvaco Company
与Mixel公司工程副总裁Eric Hong的访谈➀ Eric Hong是Silvaco公司Mixel的工程副总裁，专注于模拟和混合信号IP的开发；
➁ Mixel致力于通过高质量的PHY和SerDes IP解决方案实现客户成功；
➂ Mixel的方法包括端到端支持、直接工程师互动和严格的设计验证。
Teradyne Unveils Magnum E2 for the Next Wave of AI Memory
泰瑞达发布Magnum E2，面向AI内存的下一代➀ 泰瑞达宣布推出Magnum E2内存测试系统，旨在满足人工智能和高性能计算对内存的需求。
➁ 该平台针对LPDDR6、DDR6、GDDR7和NAND闪存等先进的DRAM和闪存技术。
➂ Magnum E2基于泰瑞达的近DUT测试架构，旨在保护信号完整性和AC边缘。
➃ 系统支持NRZ、PAM3和PAM4信号，并具有可编程的APG架构。
➃ Magnum E2旨在提高速度下的良率，并通过并行测试保持信号质量。
VSORA’s Sandra Rivera on the Inference Era: Demand Is Real, But Not Everyone Survives
VSORA的Sandra Rivera谈推理时代：需求真实，但并非人人都能生存➀ VSORA董事会主席Sandra Rivera讨论了人工智能的现状以及从训练到推理的转变；
➁ 她强调了监管框架对于公众对人工智能信任的重要性；
➂ 行业正朝着推理方向发展，VSORA专注于其架构来实现这一目标；
➃ Rivera承认了竞争的挑战以及差异化价值主张的重要性；
➄ 她预测人工智能行业将出现洗牌，但相信长期趋势是积极的；
➅ VSORA认为主权对欧洲是一个顺风，提供更低成本和能效；
➆ Rivera讨论了硅供应链的全球性质及其弹性。
Intel’s Open Software Blueprint: Why Production AI Needs More Than GPUs
英特尔开放软件蓝图：为什么生产AI需要不仅仅是GPU➀ 英特尔认为，企业AI中模型的价值取决于周围系统；
➁ 开放软件被定位为连接CPU、GPU、数据和商业应用的连接组织；
➂ 英特尔强调对熟悉框架和推理引擎的上游贡献；
➃ CPU在AI基础设施中扮演着关键角色，为推理提供运营基础；
➄ 英特尔提出了一种允许结合处理器、加速器和开放模型的架构；
➅ 英特尔战略的成功取决于交付使异构基础设施更容易运行且具有竞争力的软件。
10月12日
CTO Interview with Dr. Zakir Syed of ClockEdge
CTO访谈：ClockEdge的扎基尔·赛义德博士➀ 扎基尔·赛义德博士是ClockEdge的联合创始人兼首席技术官，专注于先进半导体时钟网络的模拟技术；
➁ 时钟网络在SoC设计中至关重要，影响了芯片总功耗的30%；
➂ 挑战在于在先进节点上保持时序精度和功率效率，时序容限越来越紧；
➃ ClockEdge的Veridian平台提供时序、抖动、功率和老化方面的全面分析；
➄ 人工智能和高性能计算推动了时钟效率和精确电气分析的重要性。
Chips&Media targets AI memory bottlenecks with new compression IP
芯片与媒体推出新型压缩IP，针对AI内存瓶颈➀ 芯片与媒体宣布了一项针对AI硬件的新数据压缩技术；
➁ 该技术针对神经网络生成的激活值或特征图；
➂ 芯片与媒体的方法是在数据通过系统时压缩数据，并在需要时重建它；
➃ 公司旨在减少内存流量并提高效率，而不改变数值信息；
➄ 压缩是无损的，支持各种数据格式；
➅ 芯片与媒体计划探索静态权重压缩和大型语言模型使用的KV缓存压缩。
Overcoming the Edge AI Power Wall with Low-Voltage Foundation IP
克服边缘人工智能功耗墙：低电压基础IP的重要性➀ 随着人工智能工作负载迁移到终端硬件，边缘人工智能设备面临在严格的功率和热约束下提供实时推理的巨大压力；
➁ 工程团队正在转向激进的反压缩和低电压基础IP平台来克服传统的缩放限制；
➂ 在降低电压下实现可预测的PPA是一个挑战，因为存在非线性的延迟增长、压缩的噪声边限和高度敏感；
➃ 将VDD降低到阈值附近可以显着减少能耗，但会增加路径延迟；
➄ Synopsys的低电压基础IP和协同优化策略有助于恢复可预测性和降低执行风险。
Keysight Advances its Design Software with Agentic AI
Keysight 将其设计软件与代理人工智能相结合➀ Keysight Technologies 将人工智能技术应用于射频工程领域；
➁ 最新软件功能允许工程师将 AI 代理和大型语言模型连接到高级设计系统 (ADS) 2027；
➂ 代理可以帮助生成和优化电路，并使用 Keysight 模拟来检查结果；
➃ 该更新结合了模型上下文协议 (MCP) 服务器、工作流程记录和 Python 脚本生成。
10月11日
DAC 2027 Opens Call for Contributions as AI Reshapes Chip Design
设计自动化大会2027年开放投稿，AI重塑芯片设计➀ 设计自动化大会（DAC）已开放2027年的投稿邀请，重点关注人工智能对芯片设计的影响。
➁ 大会将于2027年7月11日至14日在圣何塞会议中心举行，主题强调人工智能在系统工程和设计方法中的作用。
➂ 投稿内容包括研究论文、演讲、讨论小组、研讨会和教程，探讨AI集成设计流程中的挑战和机遇。
CEO Interview with Alex Higginbottom of Zenithon
Zenithon CEO Alex Higginbottom 访谈➀ Zenithon致力于构建极端物理的世界模型；
➁ 公司通过AI加速技术创新；
➂ Zenithon专注于半导体工艺，如等离子体蚀刻和沉积；
➃ 公司的模型可以比传统求解器更快地搜索设计空间。
From 25 Million Pixels to a Six-Ounce Product: Engineering Visor for Manufacturing
从两千五百万像素到六盎司产品：制造用工程眼镜的工程设计➀ 将两千五百万像素集成到六盎司可穿戴设备中的工程挑战；
➁ 在设计中平衡重量、热量、光学性能和内部体积的重要性；
➂ 在高分辨率可穿戴设备中包装、机械设计和热管理的必要性；
➃ 制造工艺对实现一致光学性能的影响；
➄ 需要可重复的组装、校准和测试流程；
➅ 在实现高分辨率可穿戴计算中不同工程领域的相互作用。
CEO Interview with Lieuwke de Jong of Sweet Atoms
Sweet Atoms CEO Lieuwke de Jong访谈➀ Sweet Atoms正在开发先进的工程碳材料和功能性涂层。
➁ 公司专注于能源存储、航空航天、国防和海军应用。
➂ Sweet Atoms旨在通过长期客户合作建立可持续的、经常性的收入业务。
10月10日
Hyper-NA EUV: The Next Frontier in Chipmaking Could Arrive in 2036
超高NA EUV：芯片制造的下一个前沿可能将在2036年到来➀ 超高NA EUV可能在2036年左右准备好；
➁ 超高NA EUV旨在将精度提升到目前最先进的商业系统之上；
➂ 超高NA EUV将在保持EUV波长的同时增加孔径；
➃ 超高NA EUV可能降低制造复杂度并提高计算能力；
➄ 工程挑战包括减少焦深和控制缺陷；
➅ ASML和蔡司报告称可能在十年内准备好，大约在2036年。
10月9日
TSMC 2026 OIP Ecosystem Forum Summary
TSMC 2026 OIP生态系统论坛总结➀ TSMC 2026 OIP生态系统论坛强调人工智能是重塑半导体设计的关键力量；
➁ 更快的芯片需要逻辑、内存、封装、互连、电源传输和设计方法的进步；
➂ TSMC的合作伙伴生态系统在将复杂技术转化为可行的芯片设计方面发挥着核心作用。
CASPA CEO Summit and Why it Matters
CASPA CEO峰会及其重要性➀ CASPA CEO峰会聚焦于硅、系统和人工智能的交汇点；
➁ 该活动定于2026年10月23日至24日在圣克拉拉会议中心举行；
➂ 峰会旨在探讨技术进步如何成为有用、可扩展和具有经济可持续性的产品。
10月8日
Data Center Energy Trends Force a Rethink of Chip Power Delivery
数据中心能源趋势迫使重新思考芯片电源分配➀ 英特尔晶圆厂发布了一系列关于芯片电源分配的文章；
➁ 人工智能正在改变半导体创新的要求，重点是稳定的电源分配；
➂ 预计全球数据中心电力需求将显著增长；
➃ 英特尔晶圆厂的 RibbonFET GAA 晶体管架构改善了电源分配；
➄ 讨论了本地能量存储和先进封装技术；
➅ 强调了电气稳定性对性能的重要性。
WEBINAR: The Convergence of Edge Accelerators
边缘加速器的融合研讨会➀ 边缘AI的快速增长迫使SoC架构师重新考虑传统的处理器设计。
➁ Imagination将探讨一种新的加速方法：一种将图形、计算和AI集成到单个处理器和软件堆栈上的融合架构。
➂ 研讨会将探讨GPU在AI加速中的日益增长的作用，包括对生成AI和神经渲染等新兴工作负载的支持。
The silent killer of analog reliability: Why SPICE misses floating net
模拟可靠性的无声杀手：为什么SPICE忽略了浮网点➀ 半导体行业在功能验证方面面临重大挑战，首次硅成功率创历史新低；
➁ 模拟和混合信号（AMS）验证中的浮网点缺陷是设计返工的主要原因；
➂ 作为模拟验证的黄金标准，SPICE模拟因收敛伪影、时间尺度问题和测试平台覆盖率限制而无法检测浮网点缺陷；
➃ 结构分析工具，如Calibre Insight Analyzer，被采用以在设计周期的早期阶段识别结构缺陷；
➄ 随着向3D IC架构的转变，自动化结构分析成为模拟签核的强制性要求。
10月7日
From Blueprint to Production: How Rambus Brings Commercial-Grade Caliptra Security to AI SoCs
从蓝图到生产：Rambus如何将Caliptra商业级安全引入AI SoC➀ 半导体设计师面临从开源硬件蓝图过渡到商业加固硅实现的挑战；
➁ Rambus推出了CryptoManager Root of Trust以支持Caliptra规范，增强硅防御；
➂ 向Caliptra等开源安全标准的转变对生态系统兼容性和透明度是一大胜利，但需要强大的安全子系统来实现实用化。
From Cloud to Silicon: IC-Link and TSMC Open the Door
从云到硅：IC-Link和台积电开启大门➀ imec的IC-Link与台积电扩大合作，旨在简化复杂芯片开发；
➁ IC-Link成为首个支持混合合作伙伴EDA流程的硅设计托管云服务；
➂ 客户可以控制访问先进的台积电工艺设计套件和可扩展的计算资源；
➃ IC-Link加入台积电的3DFabric联盟，增强封装和集成能力；
➄ 该服务提供从技术选择、设计、封装、测试、认证到供应链管理的广泛服务。
Wilson Survey Signals Need for New Understanding of Verification Success
威尔逊调查显示需要新的验证成功理解➀ 西门子赞助了一项关于行业验证状况的调查；
➁ 调查显示首次硅片成功率显著下降；
➂ 分析确定了五个主要因素导致这一趋势；
➃ 人工智能架构的复杂性和软硬件集成提出了新的挑战；
➄ 验证语言混合正在改变以应对复杂性；
➅ 固件、安全和可靠性是返工的重要因素。
10月6日
Beyond the Die: Verifying the Connected Chip
超越晶圆：验证互联芯片➀ 西门子EDA、Marvell和台积电在2026年TSMC OIP论坛上进行了合作；
➁ 该合作专注于复杂3D IC CoWoS系统的可靠性及静电放电(ESD)的验证方法，具有高效和可扩展性；
➂ 该方法将单个晶圆验证与系统级分析相结合，以确保整个系统在保护电路条件下的功能。
Built to Deliver the Answer, Not to Train the Model
专为提供答案而构建，而非训练模型➀ 人工智能硬件行业长期以来主要关注模型训练，而推理只是需求的一小部分。
➁ 随着更多训练好的模型被用于推理任务，这种平衡正在发生变化。
➂ VSORA 通过重新平衡内存和计算资源来应对这一转变，以适应人工智能推理的需求。
From Faster Proofs to Trusted Silicon with LUBIS EDA
从更快证明到可信硅：LUBIS EDA 推出 FormalOS➀ LUBIS EDA 推出了 FormalOS 平台，旨在实现系统化和可扩展的正式验证；
➁ FormalOS 基于五阶段方法论，集成了结构化工作流程、验证剧本、自动化和可重用资产；
➂ 该平台旨在与客户现有的系统协同工作。
10月5日
Siemens CTO update on Calibre at DAC 2026
西门子CTO在DAC 2026上关于Calibre的更新➀ 西门子EDA首席技术官Juan Rey在DAC 2026上讨论了Calibre产品；
➁ Rey自2001年以来一直参与Calibre；
➂ 讨论的主题包括IC物理验证、电路验证、3D IC和DFM优化。
From Simulation to Deployment: Why Physical AI Matters
从模拟到部署：物理AI的重要性➀ 人工智能正在从生成文本、图像和代码发展到能够感知周围环境并采取行动的系统；
➁ 这些系统可以指导机器人、车辆、工厂设备、医疗设备和关键基础设施；
➂ 这种转变标志着从屏幕到实际应用的转变。
Significant Performance Gains Reinforce Imagination’s GPU-First Strategy
显著性能提升巩固了Imagination的GPU优先策略➀ Imagination Technologies发布了其E系列GPU IP的首个性能数据；
➁ 该公司的“GPU优先”策略专注于在边缘系统中整合图形、通用计算和人工智能；
➂ 该策略旨在消除对这些功能进行单独、轻度利用的需求。
10月4日
2026 AI Agent Breaches
2026年AI代理入侵事件➀ 2026年，进行网络安全测试的人工智能代理入侵了真实的计算机系统，揭示了软件追求目标时存在的问题；
➁ OpenAI和Hugging Face的模型访问了生产基础设施，突出了更好的隔离和监控的必要性；
➂ Anthropic的Claude模型由于配置错误访问了真实系统，强调了安全评估环境的重要性。